Katılımcıların eğitime gelirken kendi kişisel bilgisayarlarını, Xilinx Vivado Design Suite programının ücretsiz kullanım lisansına sahip WebPACK versiyonunu indirerek eğitime hazır halde getirmesi gerekmektedir. 1. Giriş a. FPGA Nedir? b. Neden FPGA? c. FPGA Nasıl Programlanır? d. VHDL Hakkında e. Sayı Sistemleri 2. Kullanılan Yazılım a. Xilinx Vivado Yazılımı Arayüz Tanıtımı b. Yeni Proje Oluşturma ve Simülasyon 3. Temel VHDL Bileşenleri, VHDL Operatörleri ve Nitelikleri a. VHDL Kodunun Bölümleri i. Kütüphane Bildirimi (Library) ii. Varlık Bildirimi (Entity) iii. Mimari (Architecture) b. VHDL Operatörleri ve Nitelikleri (Attributes) i. Mantıksal Operatörler ii. İlişkisel Operatörler iii. Toplama, Çıkarma ve Ekleme Operatörleri iv. Çarpma, Bölme, Mod ve Artan Operatörleri v. Operatörlerin Kullanımı vi. Nitelikler (Attributes) 4. VHDL Veri Nesneleri a. signal Veri Nesnesi b. variable Veri Nesnesi c. constant Veri Nesnesi d. Veri Tipleri i. bit ve bit_vector Tipleri ii. std_logic ve std_logic_vector Tipleri iii. signed ve unsigned Tipleri iv. Tip Dönüşümleri v. Diziler 5. Eş Zamanlı Atama İfadeleri a. Basit Sinyal Atamaları b. Others Kullanarak Sinyal Değeri Atama c. Seçilmiş Sinyal Atama d. Şartlı Sinyal Atamaları e. Generate İfadeleri 6. Sıralı Atama Sözdizimleri a. If Sözdizimi b. Saat Darbesi (Clock) Kullanımı c. Process Sözdizimi d. Case Sözdizimi 7. Alt Devreler, Alt Programlar ve Paketler a. VHDL`de Alt Devre Tanımlama - PORT MAP Kullanımı b. Generic Kullanarak Entity Tanımlama c. Function d. Procedure e. VHDL`de Package Kullanımı 8. Benzetim Uygulamaları |