

Eviricilerde Harmoniklerin Yok Edilmesi

Harmonic Elimination in Inverters

Mesut ŞİRİNCAN¹, Tarık ERFİDAN¹

¹Mühendislik Fakültesi Elektrik Mühendisliği Bölümü

Kocaeli Üniversitesi

mesutsirincan@hotmail.com, tarik@kocaeli.edu.tr

Özet

Bu makalede, tek fazlı eviricinin yük gerilimindeki istenilen harmoniklerin yok edilmesi için matematiksel yöntem ortaya konulmuş ve pratik sonuçlarla ispat edilmiştir. Bu amaç için, bir fazlı eviricinin prototipi gerçekleştirilmiş olup, denetim işaretleri dsPIC30F4011 mikrodeneleyicisi kullanılarak üretilmiştir. Önerilen anahtarlama yöntemi deneysel çalışmalarla test edilmiş ve alınan sonuçlar verilmiştir.

Abstract

In this work, the mathematical method for the elimination of choosen harmonics in one phase inverters load voltage is defined and proved with practical results. For this aim, one phase inverter prototype implemented and the switching signals were produced using dsPIC30F4011 microcontroller. The proposed switching method was tested experimentally and the obtained results are presented.

1. Giriş

Doğru gerilimi alternatif gerilime çeviren eviriciler, güç devresi ve denetim devresi olmak üzere iki kısımdan oluşmaktadır. Güç katı, giriş geriliminden istenilen genlikte ve frekansta çıkış gerilimi elde etmek için yarı iletken anahtarlardan ve pasif elemanlardan oluşmaktadır. Denetim devresi ise, yarı iletken elemanlara uygulanacak anahtarlama sinyallerinin üretilmesinde kullanılmaktadır.

Analog denetim yapıları oldukça yüksek performans vermesine rağmen, üzerinde değişiklik ve geliştirme yapılamaması nedeniyle yerlerini artık sayısal denetim yapılarına bırakmışlardır. Sayısal sistemler, denetim programının kolaylıkla güncellenebilmesi ve sistemin gözlemlenebilmesi için gerekli haberleşme protokollerini (RS232, RS485, SPI, ...) içermesi nedeniyle tercih edilirler. Sayısal işaret işleme (DSP) temelli sayısal denetim yapıları, çok hızlı çalışması ve birçok birim içermesi yanında pahalı olması nedeniyle endüstriyel uygulamalarda tercih edilmemektedir. Mikrodeneleyici temelli sayısal denetim yapıları ise düşük maliyetli ve ihtiyaçlara uygun çevre birimlerine sahip olması nedeniyle daha uygun bir çözümdür ve yaygın şekilde denetim organı olarak kullanılırlar.


Denetim devresi için çok farklı çözümler kullanılabilir. Bu çalışmada denetim devresinde mikrodeneleyici olarak MICROCHIP firmasına ait dsPIC30F4011 mikrodeneleyicisi kullanılmıştır.

2. Programlanmış Harmonik Eliminasyonu

Omik-endüktif yük altındaki ideal bir tek fazlı evirici yapısı Şekil 1' de gösterilmiştir.

Tek fazlı tam köprü evirici, genellikle analizde a ve b fazlarından oluşan 2 fazlı eviriciye veya 2 adet yarım köprü eviriciye eşdeğer kabul edilir. b fazına ait anahtarlama sinyallerin elde edilebilmesi için a fazının anahtarlama sinyalleri 180° kaydırıldığında, karşılıklı S₁ ile S₂ ve S₃ ve S₄ elemanlarının anahtarlama sinyalleri eşzamanlı hale gelmektedir.

Yükteki alternatif gerilim, 180° faz farklı olan a ve b faz gerilimlerinin $V_{ab} = V_a - V_b$ şeklinde farkı alınarak elde edilebilir. Ya da doğrudan V_{ab} yük geriliminin, pozitif yarı periyotta S₁ ile S₂ iletimde iken V_d ve negatif yarı periyotta S₃ ve S₄ elemanları iletimde iken $-V_d$ olduğu söylenebilir.



Şekil 1: Tek fazlı evirici yapısı

Şekil 1' de verilmiş olan devreye kare dalga, kısmi kare dalga, Darbe Genişlik Ayarı (DGA) ve Sinüzoidal Darbe Genişlik Ayarı (SDGA) yöntemleri uygulanabilir. DGA ve SDGA yöntemleri, anahtarlama frekansı artırıldıkça genel harmonik bozunumunu azaltırlar ancak belli harmonik bileşenlerinin değerlerini noktasal olarak kontrol edemezler. Diğer yandan,


anahtarlama verimliliğinin önemli olduğu sistemlerde anahtarlama frekansının düşük seviyede tutulması önerilir. [1]

Farklı bir yaklaşım ise, anahtarlama zamanlarının (açılarının) seçilmesi ile temel bileşen değerinin ayarlanması ve ek olarak seçilen harmonik bileşenlerinin yok edilmesidir. Bu yöntemle harmonik eliminasyonu veya programlanmış harmonik eliminasyonu denir. [1] Programlanmış harmonik eliminasyonu yönteminin güç elemanlarının anahtarlama frekanslarının azaltılması, düşük değerlerdeki harmoniklerin yok edilmesi ve gerilim kullanım oranının yükseltilmesi gibi avantajları vardır. [3] Böylece genellikle yüksek genliğe sahip harmonik bileşenleri yok edilerek iyi bir harmonik sonucu elde edilebilir.


Tasarımda, evirici yük gerilim dalga şekli ve anahtarlama sayısı belirlenir. Belirlenen yük dalga geriliminde, kontrol edilmesi istenilen harmonik bileşenlerinin değerleri için gerekli hesaplamalar yapılarak anahtarlama zamanları bulunur.

Dalga şeklinin simetrisi korunarak, fonksiyon tek sayılı olarak kalır ve tek sayılı harmonikler oluşur. Dalga şeklinin simetrisinden dolayı, sadece tek sayılı sinüs terimleri vardır ve harmonikler periyodun dörtte biri üzerinden integral ile bulunurlar.

Şekil 2' de çeyrek periyotta üç anahtarlama için evirici yük gerilimi dalga şekli verilmiştir. Bu yük gerilimini elde etmek için gereken anahtarlama sinyalleri Şekil 3' te verilmiştir.



Şekil 2: Üç anahtarlama için evirici yük gerilimi



Şekil 3: Anahtarlama sinyalleri

2.1. Anahtarlama Zamanlarının Bulunması

Bir alternatif akım şebeke sisteminde hem gerilim hem de akım harmonikli olabilir. Bu durumda, periyodik olan gerilim ve akımın bileşenleri Fourier açılımı ile analiz edilir. Şekil 2' de verilmiş yük geriliminin zamana bağlı fonksiyonu Eşitlik (1)' de verilmiştir.

$$V_y(wt) = V_y(wt + 2\pi) \quad (1)$$

Eşitlik (1)' de verilmiş fonksiyonun Fourier açılımı Eşitlik (2)' de verilmiştir.

$$V_y(wt) = a_0 + \sum_{n=1}^{k=\infty} [a_n \cos nwt + b_n \sin nwt] \quad (2)$$

Şekil 2' de verilmiş dalga şeklinin Fourier serisine açılımında n harmonik dereceleri olmak üzere, b_n sinüslü harmonik bileşenlerinin katsayıları Eşitlik (3)' de verilmiştir.

$$b_n = \frac{4V_d}{n} \left(\frac{\cos(n\alpha_1)}{\pi} \right) \quad (3)$$

$\alpha_1, \alpha_2 \dots \alpha_M$ anahtarlama zamanlarının hesaplanması için M adet eşitlik kullanılır. İlk eşitlik temel bileşenin değerini belirler ve diğer eşitlikler M-1 adet harmonik bileşenin değerini belirler. [2] Çeyrek periyotta üç anahtarlama için yük geriliminin Fourier analizinde sinüslü bileşenlerin katsayıları Eşitlik (4)' de verilmiştir.

$$b_n = \frac{4V_d}{n\pi} (\cos(n\alpha_1) - \cos(n\alpha_2) + \cos(n\alpha_3)) \quad (4)$$

(4) denklemi α_1, α_2 ve α_3 anahtarlama açıları olmak üzere üç bağımsız değişkene sahiptir. Bu sebeple α_1, α_2 ve α_3 bağımsız değişkenlerine bağlı üç adet doğrusal olmayan denklem yazılabilir. Temel bileşenin genliğinin A değerine ayarlanması için Eşitlik (5) kullanılır.

$$b_1 = \frac{4V_d}{\pi} (\cos \alpha_1 - \cos \alpha_2 + \cos \alpha_3) = A \quad (5)$$

$$b_3 = \frac{4V_d}{3\pi} (\cos 3\alpha_1 - \cos 3\alpha_2 + \cos 3\alpha_3) = 0 \quad (6)$$

$$b_5 = \frac{4V_d}{5\pi} (\cos 5\alpha_1 - \cos 5\alpha_2 + \cos 5\alpha_3) = 0 \quad (7)$$

Eşitlik (5) - Eşitlik (7) doğrusal olmayan denklemlerden oluşan sistemin çözümü sonucunda bulunan anahtarlama zamanları, açı ve zaman olarak değerleri Çizelge 1' de verilmiştir.

Giriş gerilimi (V_d) 10V olarak alınmış, temel bileşenin genliği 8V olarak seçilmiştir.


Çizelge 1: Hesaplanan anahtarlama zamanları ve açıları

Anahtarlama Zamanları (ms)		
t_1	t_2	t_3
1.746	3.032	3.846
Anahtarlama Zamanları (rad)		
α_1	α_2	α_3
0.548	0.952	1.208
Anahtarlama Açıları		
α_1	α_2	α_3
31.428	54.576	69.228

3. Deneysel Çalışma ve Sonuçlar

Denetleme işaretlerinin üretilmesi için MICROCHIP firmasının dsPIC30F4011 mikrodenetleyicisi kullanılmıştır. dsPIC30F4011, 16-bitlik bir işlemciye sahip olup, 120 MHz frekansına kadar çalışabilmektedir. Ayrıca 6 tane PWM çıkış kanalına, 5 tane 16-bitlik sayıcı/zamanlayıcıya ve 9-kanal 10-bitlik analog/sayısal dönüştürücüye sahip olmasıyla, motor kontrolü ve güç elektroniği uygulamaları için idealdir.

Tasarlanan deney düzeneğinde denetim devresi Şekil 4' te gösterilmiştir. 6n136 serisi opto-kuplörlerin anahtarlama sinyalleri bu devre tarafından üretilmektedir. Anahtarlama sinyalleri, 16 bitlik zamanlayıcı ile istenilen çıkışların lojik seviyelerinin değiştirilmesiyle elde edilmiştir.




Şekil 4: Tasarlanan uygulama düzeneğinde denetim devresi

Tasarlanan uygulama düzeneğinde Insulated Gate Bipolar Transistor (IGBT) sürme devrelerinin besleme katları Şekil 5' te gösterilmiştir. Bu devreler, IGBT sürücü katının ihtiyaç duyduğu 15 V' luk doğru besleme gerilimini sağlarlar.



Şekil 5: Tasarlanan IGBT sürme devrelerinin besleme katları


Yazılımın akış diyagramı Şekil 6' da verilmiştir.



Şekil 6: Yazılımın akış diyagramı

Tasarlanan uygulama düzeneğinde IGBT sürme devreleri Şekil 7' de gösterilmiştir. IGBT sürme devresi, denetim devresinden gelen anahtarlama işaretlerine göre güç devresinde bulunan IGBT' lerin iletim ve kesim işlemlerini gerçekleştirir. Denetim devresinden gelen lojik sinyaller 6n136 serisi opto-kuplörlerle uygulanır. Opto-kuplör, TTL seviyesindeki denetim sinyalini IR2118 IGBT sürücü entegresini sürecektir şekilde yükseltir ve denetim devresini güç devresinden yalıtır.


Deney düzeneğinde 3 fazlı evirici çalışması da yapıldığından 6 adet IGBT sürme devresi bulunmaktadır.



Şekil 7: IGBT sürme devresi


Tasarlanan uygulama düzeneğinde evirici katı Şekil 8' de gösterilmiştir. Evirici katı, IXDH35N60DB1 serisi IGBT' lerden oluşmaktadır.

Eviricinin giriş gerilimi şebeke üzerinden doğrultulup elde edilebilir. Ayrıca giriş geriliminin kontrollü doğru akım kaynağından sağlanabilmesi için ek giriş oluşturulmuştur.




Şekil 8: Evirici katı


3-anahtarlama durumunda, 1. harmoniğin genliğinin 8V seviyesine ayarlanması, 3. ve 5. harmoniklerin yok edilmesine ait teorik ve pratik sonuçlar Şekil (9) – Şekil (12)’ de verilmiştir.




Şekil 9: Üç anahtarlama için evirici yük geriliminin hesaplanan sonucu



Şekil 10: Üç anahtarlama için hesaplanan evirici yük geriliminin harmonik bileşenleri



Şekil 11: Üç anahtarlama için evirici yük geriliminin zamana bağlı değişimi



Şekil 12: Fluke harmonik analizörü ile elde edilen yük geriliminin harmonik bileşenleri

4. Sonuçlar

Bu çalışmada, evirici çıkış gerilimindeki istenilen harmoniklerin yok edilmesi için mikrodeneyleyici kontrollü evirici tasarlanmıştır. Seçilen harmoniklerin yok edilmesi için matematiksel yöntem ortaya koyulmuş ve tasarlanan uygulama devresi ile matematiksel sonuçlar doğrulanmıştır. Elde edilen deneysel sonuçların, teorik sonuçlara çok yakın olması uygulamanın başarısını göstermektedir.

5. Kaynaklar

- [1] K. KEERTHIVASAN, M. NARAYANAN, V. S. DEVE, J. JEROME, "Estimation of Optimal Single Phase Inverter's Switching Angles Using Pattern Search Method", IEEE, January 2012
- [2] A. H. MISHRIKY, A. GIRGIS, H. SELIM, "Microcomputer Implemented PWM Inverter Using a Unique Pattern of Switching Angles", IEEE, January 1987
- [3] W. ZHANG, Q. ZHANG, W. CHEN, L. ZHANG, "Analyzing of Voltage-Source Selective Harmonic Elimination Inverter", IEEE, August 2010