N-KANALLI MOS TRANZİSTORLARDA TABAN AKIMLARININ TRANZİSTORUN GÜVENİLİRLİĞİNE ETKİSİ

Ayten KUNTMAN, Fırat Kaçar, Hakan Kuntman*, Yasin Özcelep

Elektrik-Elektronik Mühendisliği Bölümü, Mühendislik Fakültesi, İstanbul Üniversitesi, 34800, Avcılar, İstanbul *Elektrik-Elektronik Fakültesi, Elektronik ve Haberleşme Mühendisliği Bölümü, İstanbul Teknik Üniversitesi, 34469, Maslak, İstanbul e-posta: akuntman@istanbul.edu.tr

ÖZET

Bu çalışmada 4155 yarıiletken parametre analizatörü kullanılarak elde edilen taban akımı ölçümlerinden yararlanılarak MOS tranzistörlerde geçit oksitisilisyum arayüzeyinde gelişen bozulma etkileri sonucunda zamana bağlı olarak oluşan bağ kırılma akımları belirlenmiştir.

1.GİRİŞ

MOSFET lerin güvenilirliği ve etkin ömrünün kestirimi için çok sayıda çalışmalar yapılmaktadır[1-14]. Çalışmalarda zamanla savak akımındaki ve taban akımındaki değişmeler gözlenmektedir. Savak civarındaki yüksek enerjili taşıyıcıların iyonizasyonu ile taban kaçak akımları artmaktadır. Sıcak taşıyıcı etkisini iyi bir şekilde modelleyen parametrelerden biri de taban akımlarıdır. Taban akımlarının ölçümlerinden yararlanılarak elemanın sıcak taşıyıcı ömrünün ve elektrostatik boşalmalarının belirmesi mümkün olabilmektedir[6-7]. Taban akımlarının modellenmesinde savak jonksiyonu civarındaki elektrik alan, hız-doyma-bölge uzunluğu önemli iki parametredir. Bu çerçevede bazı analitik ve yarıampirik bağıntılar geliştirilmiştir[8-10].

Bu çalışmada 4155 yarıiletken parametre analizatörü kullanılarak elde edilen taban akımı ölçümlerinden yararlanılarak MOS tranzistörlerde geçit oksitisilisyum arayüzeyinde gelişen bozulma etkileri sonucunda zamana bağlı olarak oluşan bağ kırılma akımları belirlenmiştir. Ayrıca ölçüm sonuçlarından elde edilen bulgulardan yararlanılarak taban akımların zamanla değişimini veren fonksiyon türetilerek bu sistem için taban akımı stress faktörü hesaplanmıştır.



Şekil 1: MOS tranzistor kesiti ve kanaldaki elektrik alan dağılımının şematik gösterimi,

2. MODEL

N-kanallı MOSFET lerde taban akımları aşağıdaki genel ifade ile verilmektedir [1].

$$I_{\text{sub}} = I_{\text{D}} \int_{L-I_{\text{d}}}^{L} \alpha_{n} dx = I_{\text{d}} A_{i} \int_{L-I_{\text{d}}}^{L} \exp \frac{(-B_{i})}{E(x)} dx \qquad (1)$$

Burada, I_D drain akımı, L efektif kanal uzunluğu, I_d drain jonksiyonu civarındaki yüksek elektrik alanlı bölgenin uzunluğu, α_n etkin izonizasyon hızı, A_i, B_i

iyonizasyon sabiti, E(x) elektrik alanı(yüksek elektrik alanlı bölgenin) göstermektedir.

MOS tranzistörlerde sıcak taşıyıcı etkisi sonucunda kanaldaki değişim ve elektrik alan dağılımının şematik görünüşü Şekil 1'de verilmiştir. L den I_d noktasına kadar elektrik alan dağılımı kanalın pozisyonu ile doğrusal değişiyor. Bu bölgede elektrik alan dağılımı yaklaşık $4X10^4$ V/cm gibi bir değere sahiptir. L- I_d noktasından sonra alan hızla artar. X_m civarında E pik yaparak maksimum bir değere ulaşır. Şekildende şematik olarak görüldüğü gibi savak

civarında elektrik alanın aniden artması geçit oksitisilisyum arayüzeyindeki etkiler sonucunda meydana gelir. Elektrik alan arttığında bağ kırılmaları artar. Buna bağlı olarak taşıyıcılar artar. Sonucunda oluşan akım bağ kırılma akımı olarak adlandırılır. Bağ kırılma akımı

$$I_{BB} = \frac{1}{\mathrm{Wn}} \frac{I_{\mathrm{Sub}}^{3}}{I_{\mathrm{DS}}^{2}}$$
(2)

ifadesi ile verilmektedir [2]. Burada, I_{SUB} taban akımını, W tranzistörün kanal bölgesinin genişliğini, I_{DS} kaynak-savak akımını göstermektedir.

Eleman ömrü ile taban akımı arasındaki ilişkiyi veren ampirik ifade aşağıda verilmiştir[11].

$$\tau = A \left[\frac{I_{SUB}}{W} \right]^{-n} \tag{3}$$

Burada, I_{SUB} taban akımını, W tranzistörün kanal bölgesinin genişliğini, A prosese bağlı parametre, n amprik bir katsayı (değeri 3) olarak tanımlanmaktadır. Belirli bir zaman dilimi için yukarıdaki formülün integrali alınırsa taban akımı stress faktörü

$$\Delta S = \frac{\int_{0}^{T} \left(\frac{I_{SUB}}{W}\right)^{n} dt}{\left(\frac{I_{SUB,DC}}{W}\right)^{n}}$$
(4)

Sıcak taşıyıcı etkisinin incelenmesi amacıyla yapılan deneylerde boyutları farklı, CD4007 NMOS dizi tranzistoru (W=305µm, L=14µm), farklı çalışma noktalarında kutuplanarak belli bir süre strese tabi tutulmuş, tranzistörde taban akımının arttığı gözlenmiştir. Deneyler İTÜ Elektronik Anabilim Dalı Laboratuarı'nda HP 4155 parametre analizörü yardımıyla gerçekleştirilmiştir.

CD4007 NMOS tranzistör için zorlama gerilimi olarak V_D =10V verilerek savaktan akım akıtılmış, sırasıyla lineer bölgede ve doyma bölgesinde birer çalışma noktası seçilmiş ve bu noktalar V_G =1V, V_G =3V ve V_G =5V olarak belirlenmiştir. Toplam zorlama süresi olarak 10 saatlik bir zaman aralığı alınmış, veriler yarım saat aralıklarla kaydedilmiştir. Kaydedilen veriler, taban akımının geçite göre değişimi için elde edilmiştir. Farklı çalışma bölgelerindeki taban akımlarının zamanla değişimi Tablo 1 de verilmiştir.

Elde edilen deneysel dataların zamanla değişiminin 5 bağıntısındaki gibi 4. dereceden bir fonksiyon olduğu görülmüştür. Taban akımlarının zamana bağlı polinomsal fonksiyonun genel ifadesi denklem (5) de görülmektedir.

$$I_{sub} = a_0 + a_1 t + a_2 t^2 + a_3 t^3 + a_4 t^4$$
(5)

olarak elde edilmiş olur.

Tablo1. Farklı calısma	bölgelerindeki taban	akımlarının zamanla	değisimi

Stres Süresi (Saat)	$I_{B}(V_{G}=1V, V_{D}=10V)$	$I_{\rm B}(V_{\rm G}=3V, V_{\rm D}=10V)$	$I_{\rm B}(V_{\rm G}=5V, V_{\rm D}=10V)$
1	50.47 nA	50.47 nA	50.47 nA
2	52.04 nA	52.47 nA	52.15 nA
3	52.76 nA	55.19 nA	57.20 nA
4	53.38 nA	55.20 nA	58.81 nA
5	53.44 nA	55.28 nA	60.04 nA
6	53.49 nA	55.32 nA	60.20 nA
7	53.61 nA	56.02 nA	61.08 nA
8	53.95 nA	56.31 nA	61.20 nA
9	54.12 nA	56.53 nA	61.21 nA
10	54.14 nA	56.56 nA	61.36 nA

Tablo2. Farklı çalışma bölgelerindeki taban akımlarının polinomsal eğri uydurma yöntemi ile elde edilen polinom katsayıları

	$I_{B}(V_{G}=1V, V_{D}=10V)$	$I_{B}(V_{G}=3V, V_{D}=10V)$	$I_{B}(V_{G}=5V, V_{D}=10V)$
A ₀	47.74	45.2533	46.5208
A ₁	3.42934	6.39718	3.50871
A ₂	-0.791065	-1.52955	0.0972839
A ₃	0.0816797	0.162216	-0.0738574
A_4	-0.00304485	-0.0061917	0.00440125

3. ELDE EDİLEN BULGULAR

Ölçülen taban akımı verileri Tablo1'de görülmektedir. Şekil 2'de ise zamanın fonksiyonu olarak taban akımların Vg ile değişimi görülmektedir.



Şekil 2 zamanı fonksiyonu olarak taban akımlarını

Vg ile değişimi

0 t(h) Sekil 4 Bağ kırılma akımlarının zamanın ve geçit geriliminin fonksiyonu olarak değişimi

0.8

0.2

IBB (nA)

4. TARTISMA VE SONUC

Taban akımı stress faktörü 4 bağıntısı kullanılarak belirlendi. Bunun için deneysel sonuclardan yararlanılarak üç farklı çalışma bölgesi için zamana bağlı olarak polinomsal fonksiyonları çıkartıldı. Polinom katsayıları belirlendi. Sonuçlar Tablo 2'de verildi. Elde edile fonksiyonun genel ifadesi 5 eşitliğinde yerine konularak fonksiyon MATLAB programı yardımı ile çözüldü. Polinomsal fonksiyonun genel ifadesi denklem (5)'de yerine konularak MATLAB programında hesaplanarak stress faktörünün genel ifadesi elde edilmiştir

Bağ kırılma akımları 4 bağıntısından yararlanılarak belirlendi. Bağ kırılma akımlarının zamanla ve Isub ile değişimi Şekil 3 ve 4'de görülmektedir.



Sekil 3. Bağ kırılma akımlarının taban akımlarıyla değişimi

Taban akımlarının ilerleyen zamanla ve Vg ile arttığı görülmektedir. Tranzistörün çalışması sırasında elektrik alan 4×10^4 V/cm in üzerine çıkınca elektronların çarpışma iyonizasyonu sonucunda sıcak taşıyıcı etkisi oluşmaya başlar ve savak bölgesindeki elektrik alan daha yükselir. Oluşan elektron-delik çiftlerinin iyonizasyonu sonucu elektronlar Si-SiO₂ in ara yüzeyine girer, delikler ise tabana giderek taban akımını artırır. Ölçümde kullanılan tranzistörler de oluşan elektrik alan 4x104V/cm in üzerindedir. Elektrik alanım etkisi ile hızlanan elektronların enerjileri yükselir. Buna bağlı olarak elektron-delik çifti oluşur. Oluşan deliklerin hepsi silisyum tabanına geçer. Taban akımı artar. Elektrik alan artar. Bu bulgular bağ kırılma akımlarının değişimi ile de doğrulanmaktadır. Bağ kırılma akımlarının taban akımı ile değişimi(doymalı bölge) şekil 4'de görülmektedir. Artan taban akımları değeri ile bağ kırılma akımları azalmaktadır. Şekil 5'de bağ kırılma akımlarının farklı Vgs ler için zamanla değişiminde doymalı bölgede bağ kırılma akımlarının daha düşük olduğu görülmektedir. Bu azalmanın sebebi oluşan elektron-delik çiftleri zaman içinde elektrik alanı dahada artırmaktadır. Bu da düşük IBB akımlarında elektron-delik çiftlerinin artmasına ve taban akımlarının daha da büyümesine neden olmaktadır. Taban akımı stres faktörü her bir bölge için hesaplandı. Sırasıyla, kesim,lineer bölge ve doymalı bölge için hesaplanan stress faktörü değerleri 1.151, 1.262, 1.515 olarak bulundu. Elde edilen stres faktörü değerlerin en yüksek değeri doyma bölgesinde olduğu görüldü. Buda savak-kanal ucunda elektrik alanın dovmalı bölgede daha da arttığını göstermektedir.

5

VG (V)

KAYNAKLAR

1. X. Gao, J. J. Liolu, J. Bernier, G. Croft, "An improved model for substrate current of submicron MOSFETs", Solid State Electronics, 46, 2002, 1395-1398.

2. Leblebici, Y. "Design Considerations for CMOS Digital Circuits with Improved Hot-Carrier Reliability", IEEE Journal of Solid-State Circuits, Vol. 31, no.7, 1996.

3. W. Weber, "Dynamic stress experiments for understanding hot-carrier degradation phenomena", IEEE Trans. Electron Devices, Vol.35, 1988, No.9, , pp:1476-1486

4. F. Kaçar, A. Kuntman, H. Kuntman, "A Simple Approach for Modelling The Influence of Hot-Carrier Effect On Threshold Voltage Of MOS Transistors", Proceedings of the 13th International Conference on Microelectronics (ICM'2001), 2001, pp.43-46, Rabat, Morocco, October 29-31.

5. A. Ardalı, A. Kuntman, F. Kaçar, H. Kuntman, An Application of Weibull Distribution to Hot Carrier Degradation in Threshold Voltage and Drain Current of Mos Transistors, Proceedings of ELECO'2001: The 2nd International Conference on Electrical and Electronics Engineering (Electronics), 2002, pp.86-90, Bursa, 7-11 November.

6.Hu C, Tam SC, Hsu FC, Ko PK, Chan TY, Terrill KW. Hot-electron induced MOSFET degradation – model , monitor and improvement. IEEE Trans Electron Dev , 1985, 32:375-8.

7. Ramaswamy S, Amerasekera A, Chang M-C. A unified substrate current model for weak and strong impact ionization in sub-0.25 um NMOS device. In: IEDM, 1997, p.885-8.

8. Arora ND, Sharma MS. MOSFET substrate current model for circuit simulation. IEEE Trans Electron Dev 1991, 38, 1392-8.

9. Wong H, Poon MC. Approximation of the lenght of velocity saturation region in MOSFET 's . IEEE Trans Electron Dev 1997, 44, 2033-6.

10. Kolhatkar JS, Dutta AK. A new substrate current model for submicron MOSFET's. IEEE Trans Electron Dev 2000, 47, 861-3.

11. Leblebici, Y.,Kang S., ' Hot Carrier Reliability of MOS VLSI Circuits ', Kluwer Academic Publishers 1993.

12. Bouhdada A, Nouacry A, Bakkali S, Touhami A, Marrakh R. Effect of defects localised in the oxide of submicrometer NMOS transistor on substrate and drain currents. Microelectronics Journal 30 (1999) 19-22.

13. Woosung Lee, Hyunsang Hwang. Hot carrier reliability characteristics of a bend-gate MOSFET. Solid-State Electronics 44, 2000, 1117-1119.

14. Dalla Serra A, Palestri P, Selmi L. Can photon emission/absorption processes explain the substrate current of tunneling MOS capacitors, Solid-Strate Electronics, 46, 2002, 1069-1073.