# N-MOS TRANZİSTÖRLERDE SICAK TAŞIYICILARIN TABAN AKIMI ÜZERİNE ETKİSİNİN İNCELENMESİ

Firat KAÇAR<sup>1</sup> Ayten KUNTMAN<sup>2</sup> Hakan KUNTMAN<sup>3</sup>

<sup>1,2</sup>Elektrik-Elektronik Mühendisliği Bölümü Mühendislik Fakültesi, İstanbul Üniversitesi, 34800, Avcılar, İstanbul <sup>3</sup>Elektronik ve Haberleşme Mühendisliği Bölümü Elektrik-Elektronik Fakültesi İstanbul Teknik Üniversitesi, 80626, Maslak, İstanbul

<sup>1</sup>e-posta: fkacar@istanbul.edu.tr <sup>2</sup>e-posta: <u>akuntman@istanbul.edu.tr</u> <sup>3</sup>e-posta: kuntman@ehb.itu.edu.tr

Anahtar sözcükler: MOS tranzistor, Sıcak Taşıyıcılar

#### ABSTRACT

Hot-carrier-induced degradation of MOSFET parameters over time is an important relability concern in modern microcircuits. High energy carriers also called hot carriers are generated in the MOSFET by the large channel electric fields near the drain region. The electric fields accelarate the carriers to effective temperatures well above the lattice temperature. These hot carriers transfer energy to the lattice through phonon emission and break bonds at the Si/SiO<sub>2</sub> interface.

In this study the degradation in the substrate current is observed by operating the MOSFET under voltage stress conditions. The linear regression method is used to estimate the Weibull parameters and the correlation coefficient is used to confirm the results. The observed and the estimated values of the degradation are compared with each other.

### 1. GİRİŞ

Günümüzde elektronik cihazların, birçok nedenden ötürü küçültülmesi amaçlandığı için, aynı kırmık daha çok yapı bloğu sığdırılmaya alanına çalışılmaktadır. Bunun gerçekleştirilmesi için daha çok sayıda tranzistorun yoğun bir biçimde kırmık alanına yerleştirilmesi, dolayısıyla da MOS tranzistörlerin boyutlarının ve kanal boylarının kısaltılması gerekmektedir. MOS tranzistörun kanal boyunun kısaltılması sonucu kanaldaki elektriksel alan artmaktadır. Bu nedenle, tranzistörün kanalının savak ucuna yakın kısmında elektriksel alan nedeniyle taşıyıcıların enerjileri artar ve hızlanırlar; bunlar SiO<sub>2</sub> geçit oksidinin eneji seviyesini de aşabilirler. Bu

yüksek enerjili taşıyıcılara sıcak taşıyıcılar (hot *carriers*) adı verilmektedir. Elektrik alan 10<sup>5</sup> V/cm 'yi aştığında bu bölgede bulunan elektronlar çarpma iyonizasyonuna (impact ionization) sebep olurlar. Carpma iyoniazsyonu karşılaştırılmalı olarak Şekil-1 n-MOSFET'ler Sekil-2'deki ve üzerinde gösterilmiştir. Burada kanal bölgesine enjekte edilmiş elektronlar mevcut yüksek elektrik alanın etkisiyle hızlanırlar. Böylece çarpma iyonizasyonuna yetecek kadar (1.6 eV veya daha fazla) yüksek enerji alan bu elektronlar yeni elektron-delik çiftleri oluştururlar. Oluşan elektronların çoğu savak tarafından emilerek savak akmına (I<sub>D</sub>) eklenir. Yüksek enerjili az sayıda sıcak elektron, geçit oksit filme girerek geçit akımını (I<sub>G</sub>) bir miktar artırırlar. Oluşan deliklerin hemen hemen hepsi silisyum taban tarafından emilerek taban akımını (I<sub>SUB</sub>) oluşturur.

Tabanın akım oluşturmaya başlamasıyla deliklerin emilmesi iki probleme sebep olur. İlk problem  $I_{SUB}$ 'ın taban boyunca akması, taban elektrik potansiyelinin ( $V_{SUB}$ ) yükselmesine sebep olur. Özellikle silikon yapıya enjekte edilen delikler taban yüzeyindeki elektriksel alanın yerel olarak yükselmesine sebep olur. Enjekte edilen elektronların çoğu birincil iyonizasyonunda olduğu gibi yeni elektron delik çiftleri oluşturarak savak tarafındaki yüksek elektrik alan bölgesine doğru sürüklenirler. MOS devrelerde bu durum, besleme gerilimin ( $V_{CC}$ ) izin verilen üst limiti aşan bir gerilim uygulanacak olursa, aşırı akım alüminyum bacak bağlantısını eriterek akacak ve bu arada P-N jonksiyonunda da hasara sebep olacak  $V_{CC}$ *bozulması* diye adlandırılan durum oluşacaktır.



Şekil-1. Temel MOSFET yapısı

Şekil-2. MOSFET'te Sıcak taşıyıcı hareketi

Diğer bir problem ise, ikincil çarpma iyonizasyonunda oluşan deliklerin boşalma tabakasında hızlanmasıdır. Burada oluşan elektronların bir kısmı tabana geçer. Buraya geçen elektronlar, normalde az miktardaki birikmiş yük ile çalışan tüm devrelerin çalışmaz hale gelmesine sebep olabilmektedir. Bu durum, taban geçen elektronların DRAM'lerde *soft error* oluşturması olarak bilinir.

Son on yıl içinde sıcak taşıyıcı etkisiyle yorulma akademik bir araştırma konusu iken, gelecek VLSI MOSFET tasarımcıları için önemli bir sorun olmaya başlamıştır. Bu nedenle, çok sayıda çalışma yapılmış ve literatürde yer almıştır [1-9].

Weibull dağılımı yorulma olgusuyla ilgili olasılıksal sorunların çözülmesinde yaygın kullanılan bir dağılımdır. Uyumlu şekil ve hata oranlarının modellenmesine uygun olması nedeniyle ampirik bir model olarak bir çok uygulamada başarıyla kullanılmaktadır [10-11].

Belirli şartlarda stres altında bırakılan elemanların bozulması ölçülen zaman aralığında belirli bir dağılım gösterirler. Elde edilen zamanlardan oluşturulan Weibull dağılımına göre özdeş örnekler arasından secilen bir parcanın bir t zamanında bozulma olasılığı

$$F(t) = 1 - \exp\left[-\left(\frac{t}{a}\right)^b\right]$$
(1)

formülünden bulunur. Bu formülde a ölçü parametresi, b şekil parametresi ve F(t) ise toplamsal dağılım fonksiyonudur. (CDF Cumulative Distribution Function) a ve b parametrelerinin değerleri deneysel bulgulardan yararlanılarak hesaplanır [10-12].

Bir elemanın ya bozulacağı ya da sağlam kalacağı ihtimalinden yola çıkarak bozulma olasılığıyla bozulmama olasılığının toplamının 1'e eşit olacağını söyleyebiliriz. Bu durumda elemanın sağlam kalma ihtimali yani güvenilirliği (reliability)

$$R(t) = 1 - F(t) = \exp\left[-\left(\frac{t}{a}\right)^b\right]$$
(2)

formülünden hesaplanır.

(1) fonksiyonu

$$\ln[1 - F(t)] = -\left(\frac{t}{a}\right)^b$$

$$\ln(\ln[1 - F(t)]) = b.\ln(t) - b.\ln(a)$$
(3)

şeklinde bir dönüşümle Y = mX + c doğru denklemine benzetilebilir.

Şekil parametresi b=1 olduğu zaman Weibull dağılımı eksponansiyel modele dönüşür. b<1 ise hata oranı azalmakta, b>1 ise hata oranı artmaktadır. b<1 durumu başlangıçta oluşan erken bozulmaları, b>1 durumu ise yaşlanmadan kaynaklanan hata oranı artışını modeller. Bağıntıdaki a ve b parametreleri gözlem sonuçlarına Maksimum olabilirlik veya Lineer Regresyon metodları uygulanarak hesaplanabilir [10-12].

Bu çalışmada MOS tranzistörde oluşan sıcak taşıyıcıların, tranzistorun taban akımına etkisi deneysel olarak belirlenmiştir. Deneysel bulgulardan yararlanılarak Weibull parametreleri hesaplanmıştır. Farklı iki örnek için güvenilirlik eğrileri çıkartılmıştır. Weibull yaklaşımı ile hesaplanan tahmini değişimin ölçümlerle uyumlu olduğu gözlenmiştir. Yüksek korelasyon katsayıları elde edilmiştir.

## 2. SICAK TAŞIYICILARIN NMOS TRANZİSTÖRÜN TABAN AKIMINA ETKİSİ, DENEYSEL SONUÇLAR

Sıcak taşıyıcı etkisinin incelenmesi amacıyla yapılan deneylerde boyutları farklı, CD4007 NMOS dizi tranzistoru (W=305 $\mu$ m, L=14 $\mu$ m) ve TÜBİTAK 3 $\mu$ teknolojisi ile gerçekleştirilmiş bir NMOS tranzistör (W=27 $\mu$ m, L=3 $\mu$ m), farklı çalışma noktalarında kutuplanarak belli bir süre strese tabi tutulmuş, her iki tranzistörde da taban akımının arttığı gözlenmiştir. Deneyler İTÜ Elektronik Anabilim Dalı Laboratuarı'nda HP 4155 parametre analizörü yardımıyla gerçekleştirilmiştir. Yapılan ölçümler sonucu elde edilen akım ve gerilim % değişimlerine lineer regresyon metodu uygulanarak bulunan parametreler Weibull dağılımında kullanılmış ve bulunan tahmini değişim oranları ölçüm sonuçları ile karşılaştırılmıştır.



Şekil-3. N-MOS ölçümleri için deney düzeneği

Şekil-3'deki devre düzeneğinde, N-MOS tranzistörün zorlanarak yorulması için kurulan kutuplama devresi görülmektedir. Bu düzenek HP4155 parametre analizörü ile kurulmuştur. CD4007 NMOS tranzistör için zorlama gerilimi olarak V<sub>D</sub>=10V verilerek savaktan akım akıtılmış, sırasıyla lineer bölgede ve doyma bölgesinde birer çalışma noktası seçilmiş ve  $V_G=1V$ ,  $V_G=3V$  ve  $V_G=5V$  olarak bu noktalar belirlenmiştir. TÜBİTAK NMOS tranzistör için zorlama gerilimi olarak V<sub>D</sub>=5V verilerek savaktan akım akıtılmış, sırasıyla lineer bölgede ve doyma bölgesinde birer çalışma noktası seçilmiş ve bu noktalar  $V_G{=}1V,\ V_G{=}1.5V$  ve  $V_G{=}2V$  olarak belirlenmiştir.Toplam zorlama süresi olarak 10 saatlik bir zaman aralığı alınmış, veriler yarım saat aralıklarla kaydedilmiştir. Kaydedilen veriler, taban akımının geçite göre değişimi için elde edilmiştir.

CD4007 tranzistoruna ait deneysel sonuçlar ile weibull dağılımıyla elde edilen tahmini değerleri gösteren grafikler Şekil-4, Şekil-5 ve Şekil-6'da görülmektedir. TUBİTAK tranzistörüne ait deneysel sonuclar ve Weibull dağılımıyla elde edilen grafikler ise Sekil-7, Sekil-8 ve Sekil-9'da görülmektedir. Her iki tranzistöre ait grafikler incelendiğinde taban akımının arttığını ve Weibull'a elde edilen sonuçların iyi bir uyum içinde olduğu açıkça görülmektedir. Weibull dağılımıyla bulunan korelasyon katsayılarını sonuçlar Tablo-1'de görülmektedir. gösteren Korelasyon katsayılarının 1'e yakın bir değerde olması istenen bir durumdur.

Her iki tranzistör içinde taban akımı güvenilirlik eğrileri Webull bağıntılarından yararlanılarak üç ayrı bölge için hesaplanmıştır. Elde edilen sonuçlar Şekil-10 ve Şekil-11 de görülmektedir.



Şekil-4. CD4007 dizi tranzistörün %I<sub>B</sub> değişimleri V<sub>D</sub>=10V V<sub>G</sub>=1V



Şekil-5. CD4007 dizi tranzistörün %I $_{\rm B}$  değişimleri V $_{\rm D}{=}10V$  V $_{\rm G}{=}3V$ 



Şekil-6. CD4007 dizi tranzistörün %I $_{\rm B}$  değişimleri V\_D=10V V\_G=5V



Şekil-7. TUBITAK NMOS tranzistörünün %IB değişimleri VD=5V VG=1V



Şekil-8. TUBITAK NMOS tranzistörünün %I $_{\rm B}$ değişimleri V $_{\rm D}{=}5$ V V $_{\rm G}{=}1.5$ V.



Şekil-9. TUBITAK NMOS tranzistörünün %I<sub>B</sub> değişimleri V<sub>D</sub>=5V V<sub>G</sub>=3V

**Tablo-1** CD4007 ve TÜBİTAK tranzistörlerin tahmini  $I_B$  değişimlerinin weibull dağılımyla elde edilen korelasyon katsayıları.

	Uygulanan Stress	Korelasyon
	Gerilimleri	katsayıları
TUBİTAK	$V_D=5V, V_G=1V$	0,895263
tranzistörü		
(W=27µm,	$V_{D} = 5V, V_{G} = 1.5V$	0,733566
L=3µm)		
	$V_D=5V, V_G=2V$	0,968583
	$V_D=10V, V_G=1V$	0,972983
CD4007 dizi		
tranzistörü	$V_D=10V, V_G=3V$	0.895263
(W=307µm,		,
L=14µm)	$V_D=10V, V_G=5V$	0,889082



**Şekil-10**. CD4007 dizi tranzistörün üç ayrı çalışma bölgesinde elde edilen  $I_B$  değişimi güvenilirlik eğrileri



Şekil-11. TUBITAK tranzistörün üç ayrı çalışma bölgesinde elde edilen  $I_B$  değişimi güvenilirlik eğrileri

## 3. SONUÇ

Bu çalışmada MOS tranzistörün taban akımının sıcak taşıyıcı etkisiyle oluşan değişimler ile bu verilerden bulunan parametrelerle oluşturulan Weibull dağılımıyla hesaplanan tahmini değerler karşılaştırılmış, örneklerin büyük bir çoğunluğunda yüksek korelasyon katsayıları ve uyumlu değerler elde edilmiştir. NMOS tranzistörlerde sıcak taşıyıcı etkisi ile olusan delik tasıyıcılarının tabana cekilmesi sonucu zamana bağlı olarak taban akımı artmıştır. Cizilen güvenilirlik eğrilerinden %10 değişim için bulunan sonuclar incelendiğinde güvenli calısma süreleri CD4007 dizi tranzistoru icin lineer bölgede 5 saat, TUBITAK tranzistoru için 15 saat olarak görülmektedir. Elde edilen sonucları SPICE benzetiminde kullanarak herhangi bir analog devrede belirli bir çalışma süresi için sıcak taşıyıcıların nasıl etki ettiklerini ve bu etkinin devrenin performansını ne yönde etkileyeceğini saptamak ve buna göre tasarım vapma olanağı elde edilmektedir. Bu da tümdevre tasarımcıları icin önemli ölcüde kolavlık sağlayacaktır.

#### 4. KAYNAKLAR

- 1. Mitsubishi Electric Co.,"Failure Mechanism of Semiconductor Devices", pp:11-15
- A. Bravaix, D. Gougenhim, N. Revil, M. Varrot, P. Mortini. "Effects of High Temprature On Performances And Hot-Carrier Reliability In DC/AC Stressed 0.35µm n-MOSFET 's", Electronic Industries Association Publication:www.iea.org
- R. Thewes, M. Brox, G.Tempel, Karl Goser. "Channel-Length-Independent Hot Carrier Degradation In Analog p-MOS Operation", IEEE Electron Device Letters, Vol:13, 1992, No:11, pp:590-592
- W. Weber, M. Brox, A.V. Schwerin, R.Thewes. "Hot Carrier stress effect in p-MOSFETs:physical effects relevant for

circuit operation", Elsevier Science Pub., 22, **1993**, pp:253-260

- 5. Y. Pan, "A physical-based analytical model for the hot carrier induced saturation current degradation of p-MOSFETs", IEEE Trans. Electron Devices, Vol. 41, No.1, **1994**, pp:84-89
- R. Thewes, W. Weber, "effects of hot Carrier degradation in analog CMOS circuits", Micro Elec. Eng., Vol. 36, 1997, pp:285-292
- W. Weber, "Dynamic stress experiments for understanding hot-carrier degradation phenomena", IEEE Trans. Electron Devices, Vol.35, No.9, **1988**, pp:1476-1486
- 8. F. Kaçar, A. Kuntman, H. Kuntman, "A Simple Approach for Modelling The Influence of Hot-Carrier Effect On Threshold Voltage Of MOS Transistors", Proceedings of the 13th International Conference on Microelectronics (ICM'2001), pp.43-46, Rabat, Morocco, October 29-31, **2001**.
- 9 A. Ardalı, A. Kuntman, F. Kaçar, Η. Kuntman, An Application of Weibull Distribution to Hot Carrier Degradation in Threshold Voltage and Drain Current of Mos Transistors, Proceedings of ELECO'2001: The 2nd International Conference on Electrical and Electronics Engineering (Electronics), pp.86-90, Bursa, 7-11 November 2001.
- 10. WEIBULL W., 'Fatique Testing and Analysis of Results', Pergumon Press 1961.
- GÜNDÜZ A., 'Mühendislikte Olasılık, İstatistik, Risk ve Güvenlik', Küre Yayınları 1996.
- 12. ROSS R., 'Comparing Linear Regression and Maximum Likelihood Methods to Estimate Weibull Distributions on Limited Data Sets: Systematic and Random Errors', Conference on Electrical Insulation and Dielectric Phenomena, **1999**.