

# DÜŞÜK DİSTORSİYONLU ANALOG ÇARPMA DEVRESİ

Rıza Can TARCAN<sup>1</sup> Hakan KUNTMAN<sup>2</sup>

<sup>1,2</sup> Elektronik ve Haberleşme Mühendisliği Bölümü, Elektrik-Elektronik Fakültesi  
İstanbul Teknik Üniversitesi, 80626, Maslak, İstanbul  
Fax: +90-212-285 36 79

<sup>1</sup>e-posta:rizacan@ehb.itu.edu.tr

<sup>2</sup>e-posta:kuntman@ehb.itu.edu.tr

Anahtar kelimeler: Devreler ve Sistemler, Analog Çarpma devreleri, Kısa Kanal Etkisi, Lineerlik

## ABSTRACT

A new method has been proposed for reducing the mobility degradation effect on square-law characteristic of the MOS transistor. This method has been applied to an analog multiplier in order to get new low THD analog multiplier. The analog multiplier proposed is supplied with symmetrical voltages of  $\pm 5V$ . The variation range of each input is  $\pm 3V$ . The nonlinearity for  $V_x$  is % 0.3 and for  $V_y$  is %0.5.

## 1. GİRİŞ

MOS tranzistorun karesel davranışına dayanarak çalışan çarpma devrelerinin lineerliğini bozan başlıca etmenlerden biri kısa kanal etkisi sonucu mobilite azalmasıdır. Literatürde MOS tranzistorun karesel davranışına dayanarak çalışan birçok çarpma devresi [1]-[6] olmasına rağmen hiçbirinde kısa kanal etkisini azaltacak bir önlem alınmamıştır. Diğer bazı yüksek lineeritede [2] çarpma devrelerinde ise yüzten çoklu geçitli MOS tranzistorların yapılması olanak sağlayacak teknolojilerin kullanılması gerekmektedir. Bu çalışmada kısa kanal etkisini azaltacak bir yöntem tamulmuş, bu yöntem bir çarpma devresine uygulanarak yüksek düşük distorsiyonlu yeni bir çarpma devresi elde edilmiştir. Ayrıca devrenin girişleri hem diferansiyel girişli hemde tek uçtan girişli olmaktadır. Elde edilen devrenin lineeritesi, TÜBİTAK 3μ prosesinde, X giriş için %0.3, Y giriş için, %0.5 ve girişlerinin çalışma aralığı  $\pm 3V$ 'dur. -3dB band genişliği X giriş için 11MHz, Y giriş için 10MHz'dır.

## 2. KISA KANAL ETKİSİNİN AZALTILMASI

Bilindiği gibi kısa kanal etkisi mobilite azalmasına neden olur ve bu SPICE Level-3 Modelinde  $\theta$  ile modellenir.  $\theta$ 'yı katarak tranzistorum  $I_D$  savak akımı kanal boyu modülasyonunu ihmal edilerek

$$I_D = \frac{\beta}{2} \frac{(V_{GS} - V_T)^2}{1 + \theta(V_{GS} - V_T)} \quad (1)$$

olarak yazılır. Buradan

$$V_{GS} - V_T = \frac{I_D \theta}{\beta} + \sqrt{\left(\frac{I_D \theta}{\beta}\right)^2 + \frac{2I_D}{\beta}} \quad (2)$$

bulunur. Eğer

$$\left(\frac{I_D \theta}{\beta}\right)^2 \ll \left(\frac{2I_D}{\beta}\right) \quad (3)$$

olacak şekilde düşük  $I_D$  akımlarında çalışırsak

$$V_{GS} - V_T \approx \frac{I_D \theta}{\beta} + \sqrt{\frac{2I_D}{\beta}} \quad (4)$$

yazılabilir. Eğer  $V_{GS}$  gerilimini  $V_G + K.I$  şeklinde oluşturursak (4) bağıntısı

$$V_G + K.I_D - V_T \approx \frac{I_D \theta}{\beta} + \sqrt{\frac{2I_D}{\beta}} \quad (5)$$

şekline dönüştür.

$$K = \left( \frac{\theta}{\beta} \right) \quad (6)$$


seçersek (5) bağıntısı

$$V_G - V_T \approx \sqrt{\frac{2I_D}{\beta}} \quad (7)$$

şekline dönüştür. Buda bize (3) şartı altında

$$I_D \approx \frac{\beta}{2} (V_G - V_T)^2 \quad (8)$$

olarak ideal MOS tranzistorum karakteristğini verir. Bu fonksiyonu Şekil-1'deki gibi bir devreyle gerçekleştirebiliriz.



Şekil-1. Mobilite azalması etkisinin azaltılması  
Şekil-1'de N:1 olarak gösterilen blok bir akım sinyalidir. R elemanı asıl devrede Şekil-6'daki devre ile gerçekleştirilmektedir. Burada (8) bağıntısının doğru olabilmesi için

$$N.R = K = \frac{\theta}{\beta} \quad (9)$$

olmalıdır.


$\theta$  ihmal edilmeden ise (9) şartı altında Şekil-1 devresi

$$I_D = \frac{\beta}{\theta^2} \left( \sqrt{1 + \theta^2 (V_{GS} - V_T)^2} - 1 \right) \quad (10)$$

bağıntısını verir.

### 3. ÇARPMA DEVRESİNİN ÇALIŞMA İLKESİ

Önerilen çarpma devresinde Şekil-2'deki çarpma devresi [1] göz önünde alınmış, çarpma devresindeki T1, T2, T3 ve T4 tranzistorlarının yerine Şekil-1'deki devre gibi çalışan bir devre koyularak Şekil-3'deki devre elde edilmiştir. R direnci ve N katsayısı (9) şartını sağlayacak optimum değerlere getirilmiştir.



Şekil-2. Temel çarpma devresi

Şekil-2'deki devredeki her bir tranzistor için mobilite azalması etkisini katmak üzere  $I_1$ ,  $I_2$ ,  $I_3$  ve  $I_4$  için (1) denklemi kullanıp  $I_o = I - I_1 - I_2 - (I_3 - I_4)$  çıkış akımını gerekli düzeltmeler ve sadeleştirmeler yaptıktan sonra

$$V_{x1} - V_{x2} = V_{DX}, V_{y1} - V_{y2} = V_{DY}, V_{x1} + V_{x2} = V_{CX} \quad (11)$$

$$V_{y1} + V_{y2} = V_{CY} \text{ ve } a = 1 + \theta / 2(V_{CX} - V_{CY} - 2V_T)$$

şartları altında

$$I - I = \frac{\beta \cdot V_{DX} \cdot V_{DY} \cdot a}{a^4 - a^2 \frac{\theta^2}{2} (V_{DX}^2 + V_{DY}^2) + \frac{\theta^4}{16} (V_{DX}^2 - V_{DY}^2)} \quad (12)$$

olarak buluruz.  $\theta$  ihmal edilirse (12) denklemi bize

$$I_o = I - I = B \cdot V_{DX} \cdot V_{DY} \quad (13)$$

çarpma fonksiyonunu verir. Tabii bu çalışmanın gerçekleştirilebilmesi için tranzisitorlar için  $V_{GS} - V_T > 0$  şartının  $V_{DX}$  ve  $V_{DY}$ 'nin değişim aralığı boyunca sağlanması gereklidir. Gerçekte ise  $\theta$  nedeniyle harmonik distorsyon ve intermodülasyon distorsyonu olur. Böylelikle (12) formülü,  $\theta^4$ 'lu terim  $\theta^2$  yanında ihmal edilip seriye açılırsa

$$I_o = \beta \cdot V_{DX} \cdot V_{DY} \left[ 1 - \frac{3\theta}{2} (V_{CX} - V_{CY} - 2V_T) \right] \left[ 1 + \frac{\theta^2}{2a^2} (V_{DX}^2 + V_{DY}^2) + \frac{\theta^4}{4a^4} (V_{DX}^2 + V_{DY}^2)^2 + \frac{\theta^6}{8a^6} (V_{DX}^2 + V_{DY}^2)^4 + \dots \right] \quad (14)$$

bulunur.  $V_{CX}$  ve  $V_{CY}$  sabit tutuldugu farzedilirse  $a \approx 1$  olarak sabit olur.  $V_{DX}$  sabit iken  $V_{DY}$ 'nın tek,  $V_{DY}$  sabit iken ise  $V_{DX}$ 'nın tek harmonikleri oluşur. Eğer  $V_{CX}$  veya  $V_{CY}$  sabit tutulamazsa hemen çift harmoniklerde oluşmaya başlar.


Önerilen devrede Şekil-2'deki her tranzisitor için (10) bağıntısı geçerlidir. (10) bağıntısı seriye açılıp  $\theta^4$ 'den büyük terimler ihmal edildikten sonra,  $I_o = I - I = I_1 - I_2 - (I_3 - I_4)$  bağıntısını  $b = V_{CX} - V_{CY} - 2V_T$  olmak üzere

$$I_o = \beta \cdot V_{DX} \cdot V_{DY} \left[ 1 - \frac{\theta^2}{8} (V_{DX}^2 + V_{DY}^2) \right] - \frac{3\theta^2}{8} b^2 + \frac{\theta^4}{128} (3V_{DX}^4 + 3V_{DY}^4 + 10V_{DX}^2 V_{DY}^2 + 30b(V_{DX}^2 + V_{DY}^2) + 15b^2) + \dots \quad (15)$$

olarak elde ederiz. (14) ve (15) bağıntılarını karşılaştırıldığımızda (14) bağıntısındaki  $V_{DX}^2$  ve  $V_{DY}^2$  katsayılarının  $4/a^2$ ,  $V_{DX}^4$  ve  $V_{DY}^4$  katsayılarının ise  $32/(3a^4)$  kere daha büyük olduğu olduğu gözükmemektedir. Bunun yanında (15) bağıntısından elde edileceği üzere  $V_{CX}$  ve  $V_{CY}$  gerilimlerine bağlı oluşan distorsyon Şekil-2'deki devrede daha fazladır. Çünkü (14)'de bu gerilimlerin katsayıları  $3/2\theta$  iken (15)'de yaklaşık  $3/2V_T\theta^2$  olduğu gözükmemektedir.  $\theta < 1$  olduğuna göre (15) serisinin katsayılarının (14) serisinin katsayılarına göre daha hızlı 0'a gitğini ve harmoniklerin genliklerinin  $V_{DX}$  ve  $V_{DY}$ 'nın kuvvetlerinin genlikleriyle orantılı olduğuna göre yeni devrenin distorsyonumun daha dilsiz olduğunu söyleyebiliriz.

### 4. YÜKSEK DOĞRULUKLU ÇARPMA DEVRESİ


Çarpma devresi Şekil-3'de gösterilmektedir. Çarpma devresinin  $V_{x1}$ ,  $V_{x2}$ ,  $V_{y1}$  ve  $V_{y2}$  gerilimleri Şekil-5'deki X ve Y girişleri için aktif zayıflatıcı devreleriyle oluşturulmaktadır. M17...M20 tranzisitorları ise tampon devre vazifesi görmektedir. Çıkış  $I_o$  akımı ise Şekil-4'deki I ve I akımlarının farkını alan akım aynalarından oluşan devre ile elde edilmektedir. Şekil-3'deki M25-M24, M26-M27, M34-M35 ve M36-M37 tranzisitor çiftleri sırasıyla Şekil-2'deki T1, T2, T3 ve T4 tranzisitorlarının yerine geçmektedir. CM1, CM2, CM3 ve CM4 ise hem Şekil-1'deki akım aynasının yerine geçmekte hemde çıkış devresi için gerekli  $I_1$ ,  $I_2$ ,  $I_3$  ve  $I_4$  akımlarını sağlamaktadır. Burada M24, M26, M34 ve M36 tranzisitorlarının W/L oranları, M25, M27, M35 ve M37 tranzisitorlarının W/L oranlarına göre yeterince büyük seçilerek M25, M27, M35 ve M37 tranzisitorlarının doyma sınırında çalışması sağlanmıştır. Bu durumda M25, M27, M35 ve M37 tranzisitorlarının geçitlerinden ve savaklarından sıyrılmaları durumunda  $V_{DS}$  gerilimleri yaklaşık  $V_{GS} - V_T$ 'de kalması sağlanmadan aynı  $V_{GS}$  gerilimleri için aynı  $I_D$  akımı elde edilir. Böylece kural boyu modülasyonun  $V_{DX}$  veya  $V_{DY}$  girişleri için çalışmada oluşturacağı dengesizlik ortadan kalkmış olur.



**Şekil-3. Yüksek doğruluklu çarpma devresi**

Şekil-3'deki M22-M23, M28-M29, M32-M33 ve M38-M39 tranzistorları ve bunlarla ilgili olan Ik<sub>1</sub>, Ik<sub>2</sub>, Ik<sub>3</sub> ve Ik<sub>4</sub> akım kaynaklarından oluşan devre Şekil-1'deki R direncini simüle etmektedir. Bu devrenin çalışması Bölüm-6'da anlatılacaktır. Diğer yandan M21, M30, M31, M40 tranzistorları hem tampon devre görevini görmekte hemde M25, M27, M35 ve M37 tranzistorlarını  $V_{DX}$  ve  $V_{DY}$  gerilimlerinin değişim aralığı boyunca  $V_{GS}-V_T > 0$  olacak şekilde kütüplamaktadır.


tranzistorları, Y aktif zayıflatıcı görevini ise M9...M16 tranzistorları yapmaktadır. Bu iki zayıflatıcı devresindeki tranzistorların işlevleri aynı olanlarının boyutları aynıdır. Sadece Y zayıflatıcı devresinin çıkışma kare alıcı tranzistorların akımlarının zayıflatıcı devreyi yüklemesini engellemek için M17..M20 tranzistorları ve ilgili akım kaynaklarından oluşan tampon devre koyulmuştur.



**Sekil-4. Çıkış devresi**

## 5. AKTİF ZAYİFLƏTİCİ DEVRELERİ

Şekil-3'deki çarpma devresindeki tranzistorlar için (3) eşitsizliğimin geçerli olabilmesi için Aktif X ve Y zayıflatıcı devreleri kullanılmaktadır. Bu zayıflatıcılar  $V_{X1} - V_{X2} = K(V_x - \bar{V}_x)$ ,  $V_{Y1} - V_{Y2} = K(V_y - \bar{V}_y)$  olacak şekilde  $V_{X1}$ ,  $V_{X2}$ ,  $V_{Y1}$ , ve  $V_{Y2}$  gerilimlerini oluşturmaktadır. Her bir aktif zayıflatıcı devresi Şekil-5'teki gibidir. X aktif zayıflatıcısı görevini M1...M8



**Sekil-5.** X ve Y girişleri için aktif zayıflatma devresi

M1, M2, M3 ve M4 tranzistorları bir uzun kuyruklu devreyi oluşturmaktadır. M3 ve M4'lerin W/L oranları, M1 ve M2'lerinkine göre yeterince büyüklik seçerek M1 ve M2 tranzistorlarının doyma bölgesi sınırlıda çalışması sağlanmaktadır. Bu durumda devrenin geçiş iletkenliğini M1 ve M2 tranzistorları belirlemekte, uzun kuyruklu devrenin çıkış direnci ise M3 ve M4 sayesinde klasik uzun kuyruklu devreye göre daha büyük olmaktadır. M7 ve M8 tranzistorları ise direnç bölgesinde çalışmaya başlayıp  $\theta$ 'nın zayıflatma üzerindeki nonlineer etkisini eidermek için

kullanılmaktadır.  $\beta_1$  ve  $\beta_2$  sırasıyla M1-M2 ve M5-M6 tranzistor çiftlerinin iletkenlikleri,  $I_1$  ve  $I_2$  ise M1 ve M2 tranzistorlarının sivak akımları olduğuna göre

$$\frac{I_1\theta}{\beta_1} + \sqrt{\frac{2I_1}{\beta_1}} - \left( \frac{I_2\theta}{\beta_1} + \sqrt{\frac{2I_2}{\beta_1}} \right) = V_x - \bar{V}_x = V_{IX} \quad (16)$$

yazılabilir. Diğer yandan M5, M6 tranzistorlarıyla ve M7-M8 ile oluşturulan Rd direnci yardımıyla ise

$$\frac{I_1\theta}{\beta_2} + \sqrt{\frac{2I_1}{\beta_2}} - \left( \frac{I_2\theta}{\beta_2} + \sqrt{\frac{2I_2}{\beta_2}} \right) + Rd(I_1 - I_2) = V_{XR} - V_{XI} \quad (17)$$

yazılabilir. Yukarıdaki (16) denklemi  $\sqrt{\beta_1}$  ve (17) denklemi  $\sqrt{\beta_2}$  çarpıp farkını aldıktan sonra Rd'yi uygun seçenek distorsiyona neden olan  $I_1$  ve  $I_2$ 'li bileşenlerden bağımsız zayıflatma fonksiyonunu elde ederiz. Bunu sağlayan Rd direnci

$$Rd = \theta \left( \frac{1}{\sqrt{\beta_1\beta_2}} - \frac{1}{\beta_2} \right) \quad (18)$$

dir. Rd'nin bu değeri için

$$V_{XR} - V_{XI} = \sqrt{\left( \frac{\beta_1}{\beta_2} \right)} V_{IX} \quad (19)$$

bulunur. Benzer şekilde aynı yoldan gidilerek Y aktif zayıflatması içinde


$$V_{YX} - V_{YI} = \sqrt{\left( \frac{\beta_1}{\beta_2} \right)} V_{YI} \quad (20)$$

bulunur. Üzerinde çalışılan devrede X ve Y zayıflatması için K zayıflatma katsayısı 0.2 seçilmiştir. Triod bölgesinde çalışan M7 ve M8 tranzistorlarının  $\beta_n$  iletkenlikleri ise

$$\beta_n = \frac{1}{Rd(V_{ref} - V_T)} \quad (21)$$

olarak seçilmelidir.

## 6. DİRENÇ DEVRESİ



Şekil-6. R Direnç devresi

Direnç devresi Şekil-6'da gözlemlenmiştir. M1 tranzistoru direnç bölgesinde çalışmaktadır, M2 tranzistoru ile  $I_{ref}$  akım kaynağı yardımıyla kütüplandırılmıştır. M1 tranzistorunun kütüplama gerilimi uygun seçeneklerle mobilite azalması etkisi yardımıyla direnç bölgesindeki M1 tranzistorunun

nonlineerliği giderilebilir. Şöyleki  $\beta_1$  ve  $\beta_2$  sırasıyla M1 ve M2 tranzistorlarının iletkenlikleri olduğunu göz önüne alarak  $V_{OFF} = V_{REF} / |V_{TP}|$  ve

$$V_{OFF} = \sqrt{\frac{2I_{REF}}{\beta_2}} \quad (22)$$

olmak üzere

$$G(V_x) = \frac{1}{R} = \frac{(V_{OFF} + V_R / 2)(1 + \lambda V_R)}{1 + \theta(V_{OFF} + V_R)} \quad (23)$$

yazılabilir. (23) iletkenliği serise açıldığında nonlineerlige neden olan  $V_R$ 'nın kuvvetlerinden oluşan terimler oluşur. Lineerliği bozan ilk  $V_R$  teriminin katsayısını sıfırlayan  $V_{OFF}$  gerilimi

$$V_{OFF} = \frac{\theta - 2\lambda - \sqrt{4\lambda^2 - 12\lambda\theta + \theta^2}}{4\lambda\theta} \quad (24)$$

olarak bulunur. Buunun gerçekleştirilebilmesi için  $\lambda < \theta / 12$  olması gereklidir. Bu  $V_{OFF}$  gerilimi için elde edilen R direnci

$$R = \frac{4\theta^2}{\beta_1(3\theta - 2\lambda - \sqrt{4\lambda^2 - 12\lambda\theta + \theta^2})} \quad (25)$$


olar. Eğer  $\lambda$  ihmal edilirse R direnci

$$R = \frac{2\theta}{\beta_1} \quad (26)$$


olarak elde edilir.

## 7. SİMULASYON SONUÇLARI


Simülasyonda TÜBİTAK 3  $\mu$  prosesinin SPICE Level-3 parametreleri kullanılmıştır. Devre  $\pm 5V$  ile beslenmektedir. X ve Y girişlerinin çalışma aralığı  $\pm 3V$ dur. Zayıflatmada kullanılan Rd direnci  $4900\Omega$  ve Şekil-3'deki CM1, CM2, CM3 ve CM4 kaskod akım sinyalarının N yansımaya katsayısı ise 0.08'dir. Direnç devresiyle elde edilen R direncinin değeri yaklaşık  $56K\Omega$ 'dur. Şekil-7'de bu direncin hata eğrisi gözlemlenmiştir.  $1.2V$ 'lık çalışma aralığında  $\pm 0.1$  gibi hata oluşmaktadır ki bu lineerlik hatası ve çalışma aralığı devre için yeterlidir. Şekil-8'de  $\theta$ 'nın etkisi azaltıldığı durum için Vy'nin çeşitli değerleri için çıkış akımının değişimi gözlemlenmiştir. Şekil-9'da ise bu duruma ilişkin lineerite hatası gözlemlenmiştir. Vy=3V için lineerite hatası  $\pm 0.3$  ve  $100KHz$ 'lık 3V genlikli bir sinus işaretinin distorsyonu  $\pm 0.15$ dir. Şekil-10'da ise N=0 alınarak  $\theta$  düzeltmesi olmadığı durum için çıkış eğrisi gözlemlenmiştir. Şekil-11'de ise bu duruma ait lineerlik hatası gözlemlenmiştir. Görüldüğü gibi Vy=3V için hata  $\pm 11$  olmaktadır ve  $100KHz$ 'lık 3V genlikli bir sinus işaretinin distorsyonu  $\pm 2$  olmaktadır. Benzer sonuçlar Vy giriş için aynı ölçüm koşullarında elde edilmiştir. Düzeltme olduğu durumda Vx=3V için lineerite  $\pm 0.5$ , distorsyon ise  $\pm 0.15$ dur. Düzeltme olmadığı durum için ise lineerite  $\pm 6.6$  ve distorsyon  $\pm 1$  olmaktadır. Devrenin frekans bandı ise X girişinin 11 MHz, Y girişinin ise 10 MHz'dır.



Şekil-7. R direncinin lineerlik hatası




Şekil-8.  $N=N_{opt}$  için  $I_o$ - $V_x$  Eğrileri




Şekil-9.  $N=N_{opt}$  için lineerlik hatası

## 8. SONUÇ

Çarpma devrelerinin lineerliğini bozan başlıca etmenlerden biri olan kısa kanal etkisini azaltan bir yöntem tamtilmiş, bu yöntem bir çarpma devresine uygulanarak yeni bir düşük distorsyonlu çarpma devresi elde edilmiştir. Devre  $\pm 5V$  ile çalışmaktadır. X ve Y girişlerinin çalışma aralığı  $\pm 3V$  dir. X giriş'i için lineerlik hatası %0,3, Y giriş'i ise %0,5'dir. 3dB band genişliği ise X giriş'i için 11MHz, Y giriş'i için ise 10MHz dir. Bu arada yeni bir direnç devresi sunulmuş ve kısa kanal etkisi olumlu yönde kullanılarak yüksek lineerlikte bir direnç elde edilmiştir.



Şekil-10.  $N=0$  için  $I_o$ - $V_x$  Eğrileri



Şekil-11.  $N=0$  için lineerlik hatası

## KAYNAKLAR

- [1] Shen-Juan Liu and Chen-Chieh Chang, 'Low Voltage CMOS Four Quadrant Multiplier', Electronics Letters, Vol 33, No 3, pp 207-208, 30<sup>th</sup> January 1997.
- [2] Hamid Reza Mehrvarz and Chee Yee Kwok, 'A Novel Multi-Input Floating-Gate MOS Four-Quadrant Analog Multiplier', IEEE Journal of Solid-State Circuits, Vol 31 No 8, pp 1123-1131, August 1996.
- [3] Ho-Jun Song and Choong-Ki Kim, 'An MOS Four-Quadrant Analog Multiplier Using Simple Two-Input Squaring Circuits With Source Followers', IEEE Journal of Solid-State Circuits, Vol 25, No 3, pp 841-848, June 1990.
- [4] Klaas Bult and Hans Wallinga, 'A CMOS Four-Quadrant Analog Multiplier', IEEE Journal of Solid-State Circuits, Vol sc-21, No 3, pp 430-435, June 1986.
- [5] Jesus S. Pena Finol and J. Alvin Conelly, 'A MOS Four-Quadrant Using The Quarter-Square Technique', IEEE Journal of Solid-State Circuits, Vol sc-22, No 6, pp 1064-1073, Dec 1987.
- [6] Z. Hong and H. Melchior, 'Four-Quadrant Analog Multiplier', Electronics Letters, Vol 20, No 24, pp 1015-1016, 22<sup>nd</sup> Nov 1984.