

# GERİLİM İZLEYİCİLİ AKIM FARKI KUVVETLENDİRİCİSİ (CDBA) İÇİN BİR MAKROMODEL

Serdar ÖZOĞUZ<sup>1</sup> Hakan KUNTMAN<sup>1</sup> Seçkin BODUR<sup>1</sup> Cevdet ACAR<sup>2</sup>

<sup>1</sup>Elektronik ve Haberleşme Mühendisliği Bölümü

Elektrik-Elektronik Fak., İstanbul Teknik Üniversitesi, 80626, Maslak, İstanbul

<sup>2</sup>Elektrik-Elektronik Mühendisliği Bölümü, Mühendislik-Mimarlık Fak., Yeditepe Üniversitesi, Üsküdar, İstanbul

e-posta: serdar@ehb.itu.edu.tr

kuntman@ehb.itu.edu.tr

acar@yeditepe.edu.tr

Anahtar sözcükler: Makromodeller, gerilim izleyicili akım farkı kuvvetlendiricisi

## ABSTRACT

A recently introduced active element, so called current differencing buffered amplifier seems to offer a number of advantages over conventional voltage operational amplifiers in the design of analog circuits. Considering this fact, a simple and accurate macromodel is provided, which is expected to allow reliable analysis of the analog circuits using this active element. Also, the use of this macromodel considerably reduces the computing time in the simulations, thus providing the IC designer with the possibility of speeding up the simulation of large electronic systems.

## 1. GİRİŞ

Gerilim izleyicili akım farkı kuvvetlendiricisi (Current Differencing Buffered Amplifier, CDBA), son yıllarda literatürde verilmiş olan çalışmalarda da gösterildiği gibi, geniş-bandlı aktif süzgeç gerçeklemelerine uygun bir elemandır [1-5]. CDBA'nın düşük empedanslı giriş ve çıkış uçlarına sahip olması sayesinde, bu elemanla gerçekleştirilen devrelerde yüksek empedans düğümlerinin sayıları çok az olmakta, bu da bu devrelerin göreceli olarak daha geniş-bandlı olarak çalışmasını sağlamaktadır. Bu çalışmanın amacı, basit eşdeğeri birim kazançlı fark akım kontrollü akım kaynağı ve birim kazançlı gerilim kontrollü gerilim kaynağı olan bu elemanın, yüksek frekans ve lineer olmayan davranışlarını modelleyen bir makromodelin sunulmasıdır. Bu makromodel ile, hem analog devrelerin bilgisayar yardımıyla tasarım işlemlerinin sürelerinin azaltılması, hem de proses parametrelerinin hassas olarak bilinemediği durumlarda, güvenilir simülasyon sonuçlarının elde edilebilmesinin sağlanması amaçlanmaktadır.

Önerilen makromodel, SPICE devre analizi programı yardımıyla test edilmiş ve simülasyon sonuçları CMOS transistörler ile gerçekleştirilmiş bir CDBA ile karşılaştırılarak kurulan modelin doğruluğu gösterilmiştir.

## 2. CDBA ELEMANI

5-uçlu bir eleman olan CDBA elemanı şematik olarak Şekil-1'de gösterilmiştir. Elemanın tanım bağıntıları matrisel olarak [2]


$$\begin{pmatrix} v_p \\ v_n \\ i_z \\ v_w \end{pmatrix} = \begin{pmatrix} 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 1 & -1 & 0 & 0 \\ 0 & 0 & 1 & 0 \end{pmatrix} \begin{pmatrix} i_p \\ i_n \\ v_z \\ i_w \end{pmatrix} \quad (1)$$

şeklinde verilebilir.


Bu tanım bağıntısından da görüldüğü gibi, CDBA birim kazançlı bir fark akım kontrollü akım kaynağı ile gene birim kazançlı bir gerilim kontrollü gerilim kaynağı ile modellenenmektedir. Literatürde, OTRA (operational transresistance amplifier) olarak da adlandırılmış [1] bu elemanın giriş fark akım, elemanın z-ucuna dışardan bağlanan bir empedans ile çarpılarak w-ucunun gerilimini belirlemekte ve bu yüzden, bu eleman geçiş direnci kuvvetlendiricisi olarak da adlandırılmaktadır.

CDBA elemanı hem ticari olarak satılan entegre devrelerle [2], hem de tümdenve teknolojisinde farklı şekillerde gerçekleştirilebilmektedir [3-5]. Şekil-2'de CDBA'nın (1)'de verilmiş tanım bağıntılarını sağlayan bir CMOS devre verilmiştir [3].

Şekil-2'deki devre, birim kazançlı bir fark akım kontrollü akım kaynağı (AKAK) ile bir gerilim izleyici devrenin ardışıl olarak bağlanmasıyla elde edilmiştir. Bu devrenin istenildiği gibi çalışabilmesi için  $M_A(M_B)$  transistörünün boyutunun  $M_C(M_D)$  transistörünün boyutunun iki katı olması



Şekil 1 CDBA'nın devre sembolü




Şekil 2 CDBA elemanın CMOS gerçekleştirilmesi


gerekmektedir. Şekil 2'deki devrede AKAK'ın gerçekleştirmek için kullanılmış olan altdevreden,  $M_C$  ve  $M_D$  transistörleri çıkartılırsa, bu yeni elde edilen altdevre literatürde basit bir iç gerçekleştirilmeye sahip olduğu bilinen bir akım taşıyıcı (CCII) devresi olmaktadır [6]. Akım taşıyıcının birim akım kontrollü akım kaynağı gerçekleyen bir devre elemanı olduğu dikkate alınrsa, CDBA'nın gerektirdiği akım fark alma işleminin sadece  $M_C$  ve  $M_D$  transistörleri ile elde edildiği görülmektedir. Kısaca, CDBA elemanı CCII, CFA [7] elemanları gibi basit iç gerçekleştirilmeye sahip bir aktif eleman olarak değerlendirilebilir.

### 3. ÖNERİLEN MAKROMODEL


Bu çalışmada önerilen makromodel Şekil 3'de görülmektedir. Bu model bipolar ve MOS tekniğinde gerçekleştirilen tüm yapılar için kullanılabilir. Makromodel elde edilirken Şekil 2'deki devrenin önce p, n, z ve w uçlarından görülen empedansların frekansla değişimleri SPICE devre analizi programı yardımıyla elde edilmiş ve bunlar Şekil 4-7'de verilmiştir. Şekil 2'deki devrede,  $I_0=30\mu A$ ,  $V_{DD}=-V_{SS}=2.5V$  alınmış ve kullanılan CMOS proses ve transistörlerin boyutları referans [3]'te verilmiştir. Şekil 4-7'deki eğrilerden, CDBA'nın z-ucundan görülen empedansın tek-kutuplu, p, n ve w-uculardan görülen empedansların ise tek-sıfır, çift-kutuplu giriş fonksiyonlarıyla modellenebileceği düşünülmüştür. Bu giriş fonksiyonlarından tek-sıfır çift kutuplu olanları, Şekil 3'deki makromodelde,  $L_x, C_x, R_{x1}, R_{x2}$  ( $x=p, n, w$ ) elemanlarından oluşmuş altdevrelerle, tek-kutuplu olanı ise, değeri  $R_{z1}, R_z, R_{z2}$  ve  $C_z$  olan pasif elemanlardan oluşmuş altdevre ile gerçekleştirilmiştir. Bu alt devrelerdeki eleman değerleri, frekans eğrilerinden en küçük kareler yöntemi ile bulunmuş ve bu değerler Tablo-1'de verilmiştir. Bu değerler kullanılarak elde edilmiş ve gene Şekil 4-7'de verilmiş olan makromodel sonuçları, 1GHz'e kadar olan frekans bölgesi için, makromodelin gerçek devrenin davranışını çok doğru biçimde modellediğini göstermektedir.




Şekil-3 CDBA elemanı için önerilen makromodel




Şekil 4 CDBA elemanının p-ucundan görülen empedans — CMOS devre ◊ makromodel



Şekil 6 CDBA elemanının z-ucundan görülen empedans — CMOS devre ◊ makromodel



Şekil 5 CDBA elemanının n-ucundan görülen empedans — CMOS devre ◊ makromodel



Şekil 7 CDBA elemanının w-ucundan görülen empedans — CMOS devre ◊ makromodel

Gene CDBA elemanının  $i_z$  akımının  $i_p$  ve  $i_n$  akımlarına olan oranlarını doğru olarak belirlemek, CDBA'nın açık çevrimde çalıştırıldığı durumları modellemek için çok önemli olmaktadır [3]. Bu amaçla, Şekil 2'deki devrenin  $i_z/i_p$  ve  $i_z/i_n$  oranları elde edilmiş ve bunlar Şekil 8 ve 9'da verilmiştir. Bu eğrilerden, söz konusu transfer fonksiyonlarının çift kutuplu kompleks fonksiyonlarla modellenebileceği öngörülmüştür. Bu fonksiyonlara karşı gelen ve  $C_{zp}(C_m)$ ,  $R_{zp}(R_m)$  ve  $L_{zp}(L_m)$  ile bunlara bağlı olan bağımlı akım kaynağından oluşan altdevreler Şekil 3'de gösterilmiştir. En küçük kareler yöntemi ile bulunmuş olan ve Tablo-1'de verilmiş olan pasif eleman değerleri kullanılarak elde edilmiş simülasyon sonuçları gene Şekil 8 ve 9'da verilmiştir. Bu sonuçlardan, önerilen makromodelin birkaç yüz Mhertz bölgesine kadar devrenin gerçek davranışını doğru biçimde modellediği görülmektedir. Şekil 3'de z-çıkış katında, CDBA elemanının gerilim ve akım sınırlamaları da modellenmiştir. Şekil 2'deki devre dikkatle incelenirse, CDBA'nın lineer çalışabilmesi için, z-uç akımının aşağıdaki koşulu sağlaması gerektiği görülebilir:

$$-2I_0 i_n / 2 < i_z < 2I_0 i_n / 2 \quad (2)$$

Bu durumu modellemek için, Şekil 3'de  $D_1$ ,  $D_2$  diyotları ve değeri  $kV_b$  olan bağımlı kaynaktan oluşan


bir alt devre kullanılmıştır. Burada kullanılan bağımlı kaynağın parametresi, k

$$k = 1 - \frac{0.6}{2R_{z1}I_0} \quad (3)$$


alınmalıdır. Tablo-1'de verilen değerler kullanılarak Şekil 2'deki devre ve önerilen makromodel SPICE programı yardımıyla analiz edilmiştir. Şekil 10'da verilmiş simülasyon sonuçlarından, yukarıda açıklanan yaklaşımla,  $I_z$  akımının sınır değerlerinin doğru biçimde modellendiği görülmektedir.

Tablo 1 Makromodelde kullanılan elemanların değerleri

|                  |  |
|------------------|--|
| p-kapısı         | $C_{p1}=1.22\text{pF}$ , $L_p=13.36\mu\text{H}$ , $R_{p1}=840.27\Omega$ ,<br>$R_{p2}=4569.85\Omega$                                |
| n-kapısı         | $C_{n1}=2.12\text{pF}$ , $L_n=7\mu\text{H}$ , $R_{n1}=518\Omega$ ,<br>$R_{n2}=1580\Omega$  |
| z-kapısı         | $C_z=0.355\text{pF}$ , $R_z=2.99\text{M}\Omega$ ,<br>$R_{z1}=2.99\text{M}\Omega$ , $k=0.996$                                       |
| w-kapısı         | $\gamma=0.727$ , $C_w=0.254\text{pF}$ , $L_w=0.1624\mu\text{H}$ ,<br>$R_{w1}=335.4\Omega$ , $R_{w2}=223.23\Omega$ , $\gamma=0.727$ |
| $i_z/i_p$        | $\alpha_p=0.99$ , $C_{zp}=0.508\text{pF}$ , $L_{zp}=2.0642\mu\text{H}$ ,<br>$R_{zp}=1\text{k}\Omega$                               |
| $i_z/i_n$        | $\alpha_n=1.06$ , $C_m=1.57\text{pF}$ , $L_m=4.8\mu\text{H}$ ,<br>$R_m=1\text{k}\Omega$  |
| $V_{k1}, V_{k2}$ | 1.9 V, 1.85 V  |



Şekil 8  $i_z/i_p$  transfer fonksiyonu  
— CMOS devre ◊ makromodel



Şekil 9  $i_z/i_p$  transfer fonksiyonu  
— CMOS devre ◊ makromodel


Gene Şekil 3'de kullanılan  $D_3$ ,  $D_4$  diyotları ile  $V_{k1}$ ,  $V_{k2}$  bağımsız gerilim kaynakları, z ucundaki gerilim sınırlamasını modellemek amacıyla kullanılmıştır. Burada  $V_{k1}$  ve  $V_{k2}$  kaynaklarına uygun değerler verilerek, CDDBA'nın z-ucundaki gerilim sınırlaması kolaylıkla modellenebilir.

#### 4. MAKROMODELİN DOĞRULANMASI


Önerilmiş olan makromodelin doğrulanması amacıyla, Şekil 11'de verilmiş olan akım-modlu bandgeçiren türden süzgeç devresinin analizi SPICE yardımıyla, hem Şekil 2'de verilmiş olan yapı, hem de önerilen makromodel kullanılarak gerçekleştirilmiştir. Devrede pasif eleman değerleri  $R_1=R_2=5k\Omega$ ,  $R_3=6.878k\Omega$ ,  $C_2=2C_1=40pF$  alınmıştır. Şekil 12'de verilmiş olan simülasyon sonuçlarından, önerilen makromodel yardımıyla Şekil 11'deki devrenin frekans cevabının çok doğru biçimde elde edilebileceği görülmektedir.

#### 5. SONUÇLAR

Gerilim izleyicili akım farkı kuvvetlendiricisi eleman için birkaç yüzMHz bölgesine kadar doğru sonuçlar veren bir makromodel önerilmiştir. Önerilen makromodelin sadece Şekil 2'deki CMOS yapıyı değil, aynı zamanda iki CFA kullanılarak gerçekleştirilmiş olan CDDBA yapılarını [2] da doğru




Şekil 10  $i_z$  akımının giriş akımları ile değişimi  
— CMOS devre ◊ makromodel



Şekil 11 CDDBA ile gerçekleştirilmiş akım-modlu bandgeçiren türden süzgeç devresi

şekilde modellediği, yapılan farklı simülasyon sonuçları ile doğrulanmıştır. Önerilen makromodelin analog tasarım süresinin kısaltılması, proses parametrelerinin bilinemediği durumlarda simülasyonun olanaklı kılınması dışında, CDDBA elemanının ideallsizliklerinin, çeşitli devre yapıları üzerindeki etkilerinin incelenmesi için de faydalı olacağı düşünülmektedir.



Şekil 12 Şekil 11'deki devrenin frekans cevabı  
— İdeal --- CMOS devre ◊ makromodel

## KAYNAKLAR

- [1] Chui W., Tsay J., Liu S., Tsao H., Chen J., Single MOSFET-C integrator using OTRA, *ELECTRONICS LETTERS*, vol. 31, pp. 1796-1797, 1995.
- [2] Acar C. and Özoğuz S., A new versatile building block: current differencing buffered amplifier suitable for analog signal processing filters, *MICROELECTRONICS JOURNAL*, vol. 27, pp. 157-160, 1999.
- [3] Toker A., Özoğuz S., Çiçekoğlu O., Acar C., Current-mode all-pass filters using current differencing buffered amplifier and a new high-Q bandpass filter configuration, *IEEE TRANSACTIONS on CIRCUITS and SYSTEMS-II* dergisinde basım aşamasında.
- [4] Salama K., Soliman A.M., "Novel MOS-C Quadrature oscillator using the differential current voltage conveyor", *PROC. OF 42ND MIDWEST SYMPOSIUM CIRCUITS AND SYST.* 1999.
- [5] Salama K., and Soliman A.M., "Voltage mode Kerwin-Huelsman-Newcomb circuit using CDBAs" , *FREQUENZ* dergisinde basım aşamasında.
- [6] Bruun E., CMOS high speed, high precision current conveyor and current feedback amplifier structures, *INTERNATIONAL JOURNAL OF ELECTRONICS*. vol. 74, pp. 93-100, 1993.
- [7] Toumazou C., Lidgley F.J., Haigh D.G., Analogue IC design: the current mode approach, Peregrinus on behalf of the Institution of Electrical Engineers, London, U.K., 1990.