

ALGORİTMİK ANALOG-SAYISAL ÇEVİRİCİLER İÇİN YENİ BİR YÜKSEK HIZLI CMOS AKIM KARŞILAŞTIRICI

Tolga KAYA¹

Ali ZEKE²

^{1,2}Elektronik ve Haberleşme Mühendisliği Bölümü
Elektrik-Elektronik Fakültesi
İstanbul Teknik Üniversitesi, 80626, Maslak, İstanbul

¹e-posta: tolgakaya@itu.edu.tr

²e-posta: ali.zeki@itu.edu.tr

Anahtar sözcükler: Karşılaştırıcılar, Analog-Sayısal Çeviriciler, Akım Modlu Devreler

ABSTRACT

This paper introduces a high-speed high resolution CMOS current comparator which is used in an algorithmic Analog-to-Digital Converter (ADC) and implemented with a $0.6\mu\text{m}$ standard CMOS process. Circuit occupies $170 \times 80\mu\text{m}^2$. Proposed circuit performs comparison over a precision of 10-bit at a 100MHz clock.

1. GİRİŞ

Karşılaştırıcılar, doğruluğu, karşılaştırma hızı, alan ve güç harcaması yönlerinden yüksek hızlı çevirici tasarımında en kritik ve tasarımı sınırlayan bloklardır. Bu bildiri, akım modlu algoritmik ASÇ'ye uygun yüksek hızlı ve verimli alan kullanımına olanak veren CMOS bir akım karşılaştırıcı yapısını önermektedir.

Akım modlu ASÇ yapıları ilk olarak Nairn ve Salama tarafından önerilmiştir [1]. Bu devrelerde giriş işaretleri akım olarak alınır ve bu akımların farkları ilgili katın çıkışının karar vermesinde kullanılır. Bu karar, akım ya da gerilim modlu bir karşılaştırıcı ile yapılır.


Pozitif geribesleme uygulanmış Flip-Flop yapılarının kullanıldığı karşılaştırıcı yapıları yüksek hızlara rahatlıkla ulaşabildiğinden, karşılaştırma işleminde bu tip yapılar akım girişli olarak kullanılmıştır.

Bu tipte bir karşılaştırıcı, gerilim modunda önerilmiştir [2]. Akım girişlerinin çapraz bağlı bir Flip-Flop katına uygulanmasıyla oluşturulmuş bir yapı ise yine literatürde mevcuttur [3]. Bu yapılar, her ne kadar yüksek frekanslarda çalışsa da, yüksek çözünürlüklere ulaşmaktan uzaktır ve algoritmik ASÇ yapılarına uygun değildir.

2. ÖNERİLEN YAPI

Bu çalışmada, iki giriş akımının (I_1 and I_2) karşılaştırıcının girişlerine uygulanması yerine, fark akımları olan $I_1 - I_2$ and $I_2 - I_1$ akımları uygulanmıştır. Önerilen yapı Şekil 1'de gösterilmiştir.

Mimari, farksal akım topolojisine göre kurulmuştur. M_1 ve M_2 transistörleri çapraz bağlı çifti, oluştururlar. Önyüklemeye fazında, S_{1a} ve S_{1b} anahtarları çıkışları ortak işaret seviyesine ($V_{DD}=5V$ için $CM=2.5V$) getirmek için kullanılır. S_{2a} ve S_{2b} anahtarları ise, anahtarlama esnasında oluşacak yüklemeye enjeksiyonunu azaltabilmek amacıyla kullanılmıştır.



Şekil 1. Önerilen akım karşılaştırıcı.

devrenin davranışı incelenmiştir. Şekil 3'den açıkça görülebildiği gibi, çıkış, bufarkı sezebilmektedir.


Devrenin çalışması şı şekilde açıklanabilir: Fark akımları, A düğümüne basılır ve B düğümünden çekilir. I_1 akımının I_2 akımından büyük olduğu varsayımı altında, fark akımı A düğümünden içeri doğru basılacaktır ve değerlendirme evresinde, kol akımları eşit olduğundan, M_1 transistörünün savak gerilimi ve M_2 transistörünün geçit gerilimi, oluşan dengesizliği ayarlamak için azalma eğilimine girecektir. A ve B noktaları, pozitif geribesleme sayesinde bu düğümlerde oluşan dengesizliği arttıracak ve çıkışlar ilgili lojik seviyelere devrilecektir. Karşılaştırma işlemi tamamlandığında, karşılaştırıcı girişleri önyükleme evresine girer ve çıkış düğümleri tekrar ortak noktaya çekilir.

Burada, her karşılaştırma çevriminin bir önyükleme evresine ihtiyaç duyduğunu belirtmekte fayda vardır. Ortak işaret seviyesine çekilmiş A ve B düğümleri, transistör eşleşmeleri, anahtarlama hataları, proses saçılmaları gibi nedenlerle 2.5V değerinden saparlarsa, küçük akım farkları seçilemeyecebilir. Bu durumdan kurtulmak için çıkışlarda Schmidt Tetikleme devresi kullanılmıştır. Histeresis aralığı $\pm 500\text{mV}$ olarak ayarlanmıştır. Bu sayede, çıkış işaretlerinin 500mV değişmesi kompanze edilebilmiştir.


Fark akımlarını yaratmak için bu çalışmada kaskod akım aynaları kullanılmıştır. Düşük besleme gerilimlerinde yüksek çıkış direnci elde edilmek amacıyla düşük gerilimli kaskod ya da aktif akım aynaları da kullanılabilir. [4]. Bu yapılar Şekil 2’de gösterilmiştir.

Çapraz bağlı fark katının daha hızlı çalışmasının hedeflenmesi durumunda, kutuplama akımının da saat işareti ile tetiklenerek dinamik hale getirilmesi bir çözüm olacaktır. Bu değişiklikler üzerine şu anda çalışılmaktadır.

Önerilen akım karşılaştırmacısı Nairn ve Salama tarafından önerilen [1] 6 bit ASÇ yapısında kullanılmıştır ve prototip AMS 0.6µm CMOS prosesi kullanılarak üretilmiştir. Benzetim sonuçları Şekil 3’de verilmiştir. Benzetimde, akım girişlerinden biri sabit tutulmuş, diğeri ise taranmıştır. Kötü durum analizi için, giriş en büyük fark akımından seçilebilecek en küçük fark akımına karşılık düşecek şekilde ainden değiştirilmiş ve




Şekil 2. Akım farklarının elde edilmesi, a) Kaskod akım aynaları ile, b) Aktif akım aynası ile, c) düşük gerilim kaskod akım aynası ile.



Şekil 3. Akım karşılaştırıcısının benzetim sonuçları.

Devrenin serimi Şekil 4’de verilmiştir. Karşılaştırıcı devresinin kapladığı alan $170 \times 80 \mu\text{m}^2$ ’dir. Sayısal kısım ile birlikte tek bir akım karşılaştırıcı ise $250 \mu\text{A}$ mertebesinde bir akım çekmektedir. Giriş akımları 0 ile $250 \mu\text{A}$ arasında değiştirilebilmekte ve $0.25 \mu\text{A}$ ’lık fark akımı 10ns ’de değerlendirilebilmektedir. Bu da 100MHz ’de 10bit çözünürlüğe ulaşmak demektir.



Şekil 4. Akım karşılaştırıcının serimi.

2. SONUÇ

Bu çalışmada, 10 bit çözünürlükte, 100MHz saat işareti frekansında çalışabilen ve algoritmik ASÇ yapılarında kullanıma uygun bir karşılaştırıcı yapısı tasarlanmıştır. Devre Cadence Spectre benzetim programı kullanılarak tasarlanmış, yine aynı programın serim editörü kullanılarak serimi yapılmıştır. Serim sonrası benzetimlerin ardından devre bir ASÇ yapısı içerisinde kullanılarak Austria Micro Systeme (AMS) $0.6 \mu\text{m}$ CMOS teknolojisi ile üretilmiş ve testleri yapılmıştır. Devrenin daha düşük güç ve daha hızlı bir versiyonu üzerinde çalışılmaktadır.

KAYNAKLAR

- [1] Nairn, D.G., Salama, C.A.T., “Current-Mode Algorithmic Analog to Digital Converters,” IEEE Journal of Solid-State Circuits, Vol. 25, pp. 997-1004, 1990.
- [2] Yin, G. M., Eynde, F.O., and Sansen, W., “A High-Speed CMOS Comparator with 8-bit Resolution,” IEEE Journal of Solid-State Circuits, Vol. 27, No.2, pp. 208-212, 1992.
- [3] Soldera, J.D.B. and Oki, N., “A High Speed 3.3V Current Mode CMOS Comparators with 10-bit Resolution,” IEEE 43rd Midwest Symp. On Circuits and Systems, Lansing MI, Aug 8-11, 2000.
- [4] Kaya, T., and Zeki, A., “A Modified Active Current Mirror Suitable for Current Mode Algorithmic Analog to Digital Converter,” 9th IEEE International Conference on Electronics, Circuits and Systems ICECS 2002.