

Güç MOSFET' lerinde Elektriksel Sabit Yorma Kaynaklı Kapasite Değişimlerinin Analog Uygulamalara Etkileri

The Effect of Electrical Constant Stress Induced Power MOSFET Capacitance Changes to Analog Applications

Hatice Gül SEZGİN¹, Yasin ÖZÇELEP²

¹Elektrik Elektronik Mühendisliği Bölümü
Bartın Üniversitesi
hgulsezgin@bartin.edu.tr

²Elektrik Elektronik Mühendisliği Bölümü
İstanbul Üniversitesi
ycelep@istanbul.edu.tr

Özet

Bu çalışmada, dikey yapılı güç MOSFET' lerine (VDMOS) 6 saate kadar sabit yorma gerilimi uygulanarak, terminaller arası kapasitelerin yorma süresiyle elektriksel yorma kaynaklı değişimleri incelenmiştir. Analog uygulama olarak MOSFET' li kuvvetlendirici devresi seçilmiş ve kuvvetlendirici devresinin kazanç - frekans karakteristiği yormaya bağlı olarak çıkarılmıştır. Kazanç, alt kesim ve üst kesim frekansı değişimleri çıkarılan bu karakteristik eğri yardımıyla hesaplanmıştır. Devrenin band genişliği, kazanç*band genişliği gibi parametrelerinin değişen transistör parametreleri ile ilişkisi incelenmiştir. Elde edilen deneysel bulgular benzetim çalışmalarıyla desteklenmiştir. Deneysel olarak bulunan üst kesim frekansı değişiminin, benzetim çalışmasında da elde edilebilmesi için alternatif bir benzetim sistemi önerilmiştir.

Abstract


In the study, vertical structure power MOSFETs (VDMOS) are degraded under constant stress and stress induced changes in interterminal capacitances are determined during stress time. MOSFET amplifier is selected as an analog application and stress induced changes in amplifier gain-frequency characteristic is extracted. We calculated changes in gain, low cut-off frequency and high cut-off frequency using gain-frequency characteristics. We investigated bandwidth and gain*bandwidth changes with the changing transistor parameters. Obtained experimental findings is supported by simulation studies. We proposed an alternatively simulation to obtain the high cut-off frequency.

1. Giriş

MOS yapılar üretim, kurulum, kullanım ve çevresel faktörlerden etkilenirler[1]. Bu etkenler, oksit boşlukları oluşturma ve Si-SiO₂ ara yüzeyinde gevşek bağlara sahip olma eğiliminde olan SiO₂ tabakasının zarar görmesine neden olur[2]. Bu boşlukların ve gevşek bağların olduğu kısımlar, oksit içinde ve ara yüzey yakınlarında yüklerin tuzaklanmasına sebep olur. Tuzaklanan bu yükler MOSFET'

lerin elektriksel parametrelerinin değişmesine ve devre uygulamalarındaki görevlerini yerine getirememesine sebep olur[3-5].

Zarar gören SiO₂ yapısı MOSFET' in terminal kapasitelerini de etkiler. MOSFET' in terminal kapasiteleri devrelerin frekans cevaplarını belirlemede önemli bir rol oynar[6]. Dikey yapılı bir güç MOSFET' inin yapısındaki kapasite bileşenleri Şekil 1' de görülmektedir.



Şekil 1: Bir VDMOS hücresinin enine kesiti[7].

Güç MOSFET' in terminaller arası kapasiteleri; C_{GS}, C_{GD} ve C_{DS} kapasiteleridir. Bu kapasiteler, oksit kapasitelerine bağlı olarak 1-3 denklemleriyle verilir [7]:

$$C_{GS} = C_m + C_{OXs} + \frac{1}{1/C_{OXc} + 1/C_c} \quad (1)$$

$$C_{GD} = \frac{1}{1/C_{OXd} + 1/C_{gdj}} \quad (2)$$

$$C_{DS} = C_{dsj} \quad (3)$$

Burada, C_m; geçit elektrotu ve kaynak elektrotu arasındaki, C_{OXs}; kaynak n⁺ bölgesi ve geçit elektrotunun arasındaki, C_{OXc}; p⁺ bölgesinin üst yüzeyi ve geçit elektrotunun arasındaki, C_c; geçidin altındaki p⁺ bölgesi için jonksiyon kapasitesi, C_{OXd}; savak bölgesinin üst yüzeyi ve geçit elektrotunun arasındaki, C_{gdj}; geçit-savak bölgesi jonksiyon kapasitesi, C_{dsj}; kaynak-savak jonksiyon kapasitesidir. Eşitlik 1-3' ten görüldüğü gibi, C_{DS} kapasitesi hariç diğer bütün kapasiteler, SiO₂ bozulmasından etkilenir. Terminal kapasitelerinin doğrudan ölçülmeleri oldukça zordur. Kolaylık sağlaması açısından transistörlerden doğrudan ölçülebilen;

C_{ISS} (savak kaynağa göre kısa devre yapılarak ölçülen giriş kapasitesi), C_{OSS} (geçidin kaynağa göre kısa devre yapılarak ölçülen çıkış kapasitesi) ve C_{RSS} (kaynak toprağa bağlanıp, savak ve geçit arasında ölçülen ters iletim kapasitesi) kapasiteleri kullanılır[8-9]. Terminal kapasiteleri, doğrudan ölçülebilen kapasitelerden 4-6 denklemleri yardımıyla elde edilir:

$$C_{ISS} = C_{GD} + C_{GS} \quad (4)$$


$$C_{OSS} = C_{DS} + C_{GD} \quad (5)$$

$$C_{RSS} = C_{GD} \quad (6)$$

MOSFET' ler devre uygulamalarındaki çalışmalarını esnasında sabit bir yormaya maruz kalmış gibi davranır[10]. Bu çalışmada da, güç MOSFET' lerine sabit yorma gerilimi uygulanmıştır. Transistörde elektriksel yorma kaynaklı terminaler arası kapasite değişimleri incelenmiştir. Yorulmuş transistörler analog uygulama olarak seçilen kuvvetlendirici devresine koyularak, kuvvetlendirici devresinin kazanç - frekans karakteristiği belli yorma süreleri için çıkartılmıştır. Devrenin alt kesim - üst kesim frekansı gibi parametrelerinin değişen transistör parametreleri ile ilişkisi incelenmiştir. Elde edilen deneysel bulgular benzetim çalışmalarıyla desteklenmiştir.


2. Malzeme ve Yöntem

Bu çalışmada On Semiconductor tarafından üretilen BS107A transistörü kullanılmıştır. Transistör, dikey yapılı bir MOSFET' tir. Akım ve gerilim anma değerleri sırasıyla 250mA ve 200V olarak verilmiştir. Başlangıç olarak transistörlere Şekil 2' de görülen yorma düzeneği kullanılarak farklı yorma gerilimleri uygulanırken geçit akımları ölçülmüştür. Aniden artan geçit akımı transistörün SiO₂ tabakasının kırıldığını göstermektedir[4]. Elde edilen ölçüm sonuçlarından yola çıkılarak, yorma süresine daha uzun dayanabilen "55V" çalışma gerilimi olarak seçilmiştir. Yorma süresi, 6 saat olarak belirlenmiş ve bu süre boyunca belirli zaman aralıklarında transistör ölçümleri yapılmıştır.



Şekil 2: Yorma düzeneği.

Bu çalışmada kullanılan kapasite ölçüm devreleri [11-13] çalışmalarındaki devrelerden yola çıkılarak oluşturulmuştur. RLC Metre yardımıyla yapılan ölçümlerde; C_{ISS} , C_{OSS} ve C_{RSS} kapasite değerlerinin yorma öncesinde ve sonrasında pek değişiklik göstermediği orta frekans bölgesinden "100kHz" frekans değeri, çalışma frekansı olarak seçilmiştir. Ölçüm devrelerinde savak - kaynak arasına kademe kademe yükseltilerek 0V değerinden 10V değerine kadar gerilim uygulanmıştır. Böylece, ölçülen kapasitelerin ve (4-6) ifadelerinden terminal kapasitelerin V_{DS} gerilimiyle değişimlerini gösteren eğriler çıkartılmıştır. Bu çalışmada analog uygulama olarak seçilen kuvvetlendirici devresi, Şekil 3' te görülmektedir. MOSFET' li devrenin yorma öncesinde ve sonrasında frekans cevabı eğrileri, bu devre yardımıyla çıkartılmıştır.



Şekil 3: MOSFET' li kuvvetlendirici devresi.

Şekil 3' teki devrede, devrenin gerilim kazancı 7 bağıntısıyla hesaplanır.

$$\frac{V_{Çıkış}}{V_{Giriş}} = A_V = -g_m \cdot R'_L \quad (7)$$

Burada g_m , MOSFET' in geçiş iletkenliği; R'_L ise eşdeğer yük direncidir. R'_L direnci, güç MOSFET' in çıkış direnci, yük direnci ve savak direncinin paralel eşdeğeridir. Bu devrenin frekans karakteristiği incelendiğinde alt kesim frekansı üzerinde, geçiş iletkenliği (g_m) ve köprüleme (C_S) kapasitesinin etkin rol oynadığı görülür. Alt kesim frekansı, yaklaşık olarak Eşitlik 8' ten elde edilebilir[14].

$$f_{alt} \approx \frac{g_m}{2\pi C_S} \quad (8)$$

Şekil 3' teki kuvvetlendirici devresinin üst kesim frekansını, yüksek frekanslarda ortaya çıkan C_{GS} , C_{GD} , C_{DS} terminal kapasiteleri belirleyecektir[14-15]. Aşağıda yüksek frekans durumunda üst kesim ifadeleri görülmektedir[14-15]:

$$f_{p1} = \frac{1}{2\pi C_{in} R_G} \quad (9)$$

$$C_{in} = C_{gs} + C_{gd,i} \quad (10)$$

$$f_{p2} = \frac{1}{2\pi C_L R'_L} \quad (11)$$


$$C_L = C_{ds} + C_{gd,o} \quad (12)$$


$$\frac{1}{f_{üst}} = \frac{1}{f_{p1}} + \frac{1}{f_{p2}} \quad (13)$$

Denklem 10' da belirtilen giriş kapasitesi; C_{gs} kapasitesine, Miller kapasitesi C_{gd} ' nin girişe olan etkisi ($C_{gd,i}$) paralel gelerek oluşmuştur. Denklem 12' de belirtilen çıkış kapasitesi; C_{ds} kapasitesine, C_{gd} ' nin çıkışa olan etkisi ($C_{gd,o}$) paralel gelerek oluşmuştur.

3. Bulgular


Ölçülen kapasitelerin yorma öncesinde ve yorma sonrasında V_{DS} gerilimiyle değişimleri Şekil 4' te görülmektedir. Değişimlerin şekilden daha rahat takip edilebilmesi için ölçüm yapılan bütün sürelerle ait sonuçlar koyulmamıştır.






Şekil 4: (a) C_{ISS} (b) C_{OSS} (c) C_{RSS} kapasitelerinin yorma öncesinde ve sonrasında V_{DS} gerilimiyle değişimi.

C_{ISS} , C_{OSS} ve C_{RSS} kapasiteleri benzer şekilde değişim göstermişlerdir. Yormanın ilk 20 dakikasında ani yükselişe geçmiştir ve yorma süresi arttıkça kapasite değerleri düşmüştür. Son 3 saatte yorma öncesine göre daha düşük değerlere inmektedirler. Ölçülebilen bu kapasitelerden Eşitlik 4-6 yardımıyla terminal kapasitelerinin değişimleri elde edilmiştir. Terminal kapasitelerinin yormaya bağlı olarak değişimleri Şekil 5-7’de görülmektedir.




Şekil 5: Yorma öncesi ve sonrası C_{GD} - V_{DS} değişimi.

Miller kapasitesi olarak bilinen C_{GD} kapasitesinin değeri önce artmakta sonra azalmaktadır.



Şekil 6: Yorma öncesi ve sonrası C_{GS} - V_{DS} değişimi.


C_{GS} terminal kapasitesinin değeri, yormanın ilk 20 dakikasında ani düşüğe geçmiştir. Yorma süresi arttıkça kapasite değerleri artış göstermiştir ancak yorma öncesine göre daha düşük seviyelerde değer almıştır.



Şekil 7: Yorma öncesi ve sonrası C_{DS} - V_{DS} değişimi.


Yorma sonrası C_{DS} kapasiteleri, yorma öncesine göre çok büyük bir değişiklik göstermemektedir. V_{DS} geriliminin ilk değerleri için yorma sonrası kapasite değerlerinde sapmalar olsa da, V_{DS} gerilimi arttıkça C_{DS} kapasiteleri aynı kapasite değerine yakınsar.

Kuvvetlendirici devresinin yorulmuş transistörler için farklı zamanlarda çıkarılmış frekans cevabı eğrisi Şekil 8’de görülmektedir.



Şekil 8: Kuvvetlendirici devresi yorma öncesi ve yorma sonrası frekans cevabı eğrileri.


Yorma süresi arttıkça frekans cevabı eğrilerinden de görüldüğü gibi kazanç azalış göstermektedir. Şekil 9’da kazancın yorma süresine bağlı olarak değişimi görülmektedir.



Şekil 9: Devre kazancının yorma süresiyle değişimi.


Eşitlik 7 dikkate alındığında, bu azalma güç MOSFET’inin geçiş iletkenliği veya eşdeğer yük direncindeki değişimle açıklanabilir. Yapılan çalışmada eşdeğer yük direncinde ihmal edilebilir değişimler olduğu görülmüştür. Kazançtaki değişim aynı zamanda transistörün geçiş iletkenliğinin değişimini vermektedir.

Şekil 8’deki frekans cevabı eğrisinden yararlanılarak elde edilen alt kesim ve üst kesim frekanslarının yorma süresiyle değişimleri Şekil 10’da görülmektedir. Şekil 8’de görüldüğü gibi 180 dakikadan sonra 3dB kesim frekanslarını bulmak zorlaştığından frekans değişimleri 180 dakikaya kadar verilmiştir.



Şekil 10: Alt kesim ve üst kesim frekanslarının yorma süresiyle değişimleri.

Şekil 10' da görüldüğü gibi devrenin alt kesim frekansı azalırken, üst kesim frekansı ise artmaktadır. Devrenin band genişliği ve kazanç*band genişliği değişimleri ise Şekil 11' de görülmektedir.




Şekil 11: Band genişliği ve kazanç*band genişliğinin yorma süresiyle değişimi.

Band genişliği yormaya bağlı olarak artarken kazanç*band genişliği azalmaktadır.


3.1. Benzetim Çalışmaları

Benzetim işlemi sırasında transistörün Şekil 12' de görülen orta frekans küçük işaret eşdeğeri kullanılarak kazanç benzetimi yapılmıştır.




Şekil 12: Eşdeğer devre [16].

Orta frekanslarda transistörün geçiş iletkenliği değiştirilerek yapılan benzetim çalışması sonucu elde edilen kazanç değişim eğrisinin, ölçümler sonucunda elde edilen kazanç değişim eğrisiyle karşılaştırması Şekil 13' te görülmektedir. Benzetim sonucu ile deneysel sonuçların birbirine yakın olduğu görülmüştür.




Şekil 13: Devre kazancının benzetim ve deneysel sonuçlarının karşılaştırılması.

Denklem 8' den yola çıkılarak transistörün geçiş iletkenliği ve alt kesim frekansı ilişkisi incelenmiştir. Bu iki değişimin de birbirini takip ettiği Şekil 14' te görülmektedir.




Şekil 14: Transistörün geçiş iletkenliği ve alt kesim frekansı ilişkisi.

Devrenin üst kesim frekansının benzetimi yapılırken ilk olarak MOSFET' lerin Şekil 12' deki devreye terminal kapasiteleri eklenerek elde edilen yüksek frekans eşdeğer devresi kullanılmıştır. Bu devredeki kapasite ve eğim değerleri çalışma koşullarına ve yorma zamanına bağlı olarak değiştirilerek benzetim yapılmıştır. Elde edilen sonuçlar deneysel sonuçlara yakınsamamıştır. Daha sonra Miller teoreminden ve 10, 12 denklemlerinden yararlanılarak devrenin Miller kapasitesi C_{GD} , giriş ve çıkışa yansıtılarak Şekil 15' teki eşdeğer devre elde edilmiştir.




Şekil 15: Benzetim çalışması yüksek frekans eşdeğer devresi.

Şekil 15' teki devrede C_{GD} kapasitesinin eş değeri devrenin girişine ve çıkışına olan etkileri Şekil 16.(a) ve (b) ' de görülmektedir.




Şekil 16: (a) $C_{GD,O}$ (b) $C_{GD,I}$.

Giriş ve çıkıştaki C_{in} ve C_L kapasitelerinin değişimleri ise Şekil 17' deki gibidir.




Şekil 17: Eşdeğer devre giriş ve çıkış kapasitelerinin yorma süresiyle değişimleri.

C_{in} azalırken, C_L 'nin arttığı görülmektedir. Ancak bu eşdeğer devre ile yapılan benzetimler de ölçüm sonuçlarına yakınsamamıştır.



Şekil 18: Üst kesim frekansı benzetimi için önerilen devre.

Artan üst kesim frekansının azalan C_{in} kapasitesi kaynaklı olduğu düşünülerek sadece C_{in} 'e bağlı Şekil 18' deki devrenin benzetimi yapılmıştır. Elde edilen sonuç yorma katsayısı olarak tanımladığımız $K_Y = 4$ gibi bir katsayı ile genişletilerek aşağıdaki eğri elde edilmiştir.



Şekil 19: Üst kesim frekansının benzetim ve deneysel sonuçlarının karşılaştırılması.

Şekil 19' dan görüldüğü gibi benzetim ve ölçüm sonuçları birbirine oldukça yakındır.

4. Sonuçlar

Bu çalışmada, güç MOSFET' lerine sabit yorma gerilimi uygulanarak MOSFET parametrelerindeki bozulmaların analog uygulamalardaki etkileri incelenmiştir. Güç MOSFET' lerindeki C_{GD} ve C_{DS} kapasiteleri yorma süresiyle önce artma sonra azalma eğilimi gösterirken, C_{GS} kapasitesi azalma eğilimi göstermektedir. Analog uygulama olarak seçilen kuvvetlendirici devresinin kazancı, yorma süresine bağlı olarak azalmaktadır. Bu değişimin, transistörün geçiş iletkenliği değişiminden kaynaklandığı tespit edilmiştir.

Kuvvetlendirici devresinin alt kesim frekansının azaldığı, üst kesim frekansının arttığı, bunlara bağlı olarak band genişliğinin arttığı ve sabit kalması gereken kazanç*band genişliği parametresinin yormaya bağlı olarak azaldığı belirlenmiştir. Yapılan benzetim çalışmaları ve hesaplamalar deneysel bulgularla birbirini desteklemektedir. Ancak; deneysel olarak bulunan üst kesim frekansındaki değişim, literatürde yer alan eşdeğer devrelerle yapılan benzetimden elde edilememiştir. Kuvvetlendirici devresi üst kesim frekansının yormaya bağlı olarak değişiminin elde edilebilmesi için alternatif bir benzetim sistemi önerilmiştir.

5. Kaynaklar

- [1] USA Department of Defense, MIL-STD-750F, "Test Methods for Semiconductor Devices", 3 January 2012.
- [2] M. Ohring, "Reliability and Failure of Electronic Materials and Devices", Engineering Materials Science, 1995, Pages 747-788.
- [3] R. Thewes, R. Brederlow, C. Schlinder, P. Wiczorek, B. Ankele, A. Hesener, J. Holz, S. Kesseland W. Weber, "MOS Transistor Reliability under Analog Operation", Microelectronics Reliability, Vol. 40, Issues 8-10, Pages 1545-1554, August-October 2000.
- [4] Raul Fernández, J. Martín-Martínez, R. Rodríguez, Montserrat Nafria, and Xavier H. Aymerich, "Gate Oxide Wear-Out and Breakdown Effects on the Performance of Analog and Digital Circuits", IEEE Transactions on Electron Devices, Vol. 55, No. 4, April 2008.
- [5] Barke M., Kaergel M., Olbrich M., Schlichtmann U., "Robustness measurement of integrated circuits and its adaptation to aging effects", Microelectronics Reliability, Volume 54, Issues 6-7, Pages 1058-1065, June-July 2014.
- [6] Horenstein M. N., "Microelectronic Circuit and Devices", Englewood Cliffs, NJ: PrenticeHall, 1996.
- [7] Funaki T, Phankong N., Kimoto T., Hikihara T., "Measuring Terminal Capacitance and Its Voltage Dependency for High-Voltage Power Devices", IEEE Transactions on Power Electronics, Vol. 24, No. 6, June 2009.
- [8] Robert L. Boylestad, Louis Nashelsky, "Elektronik cihazlar ve devre teorisi", Palme Yayıncılık, 2010.
- [9] Alpha&Omega Semiconductor, "Power Mosfet Basics", Application Notes MOS-007.
- [10] Nelson W., "Accelerated Life Testing Step-Stress Models and Data Analyses", IEEE Transactions Of Reliability, Vol. R-29, No. 2, June 1980.
- [11] International Rectifier, "Measuring HEXFET MOSFET characteristics", Application Note AN-957.
- [12] International Rectifier, "A more realistic characterization of power MOSFET output capacitance C_{OSS} ", Application Note AN-1001.
- [13] Zheng Chen, "Characterization and Modeling of High-Switching-Speed Behavior of SiC Active Devices", Master of Science, December 18, 2009.
- [14] Liang-Hung Lu, "Electronics 2 Lecture Notes", NTUEE.
- [15] F. Najmabadi, "ECE 102 Lecture Notes", UCSD, Winter 2011.
- [16] Mehmet Sait Türköz, "Elektronik Devreler I", Birsen Yayınevi, İstanbul, 2000.